[發明專利]低閾值電壓二極管的替代電路

有效

• 申請號: 201310284674.4
• 申請日: 2013-07-08
• 公開（公告）號: CN103391082A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 劉桂云;鮑奇兵
• 申請（專利權）人: 輝芒微電子(深圳)有限公司
• 主分類號: H03K17/74
• 分類號: H03K17/74
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 郭偉剛

技術領域

本發明涉及集成電路領域，尤其涉及一種在集成電路工藝無法提供低閾值電壓二極管的情況下的替代電路。

背景技術

低閾值電壓二極管多用于電池充放電電路以及要求較低導通壓降的供電電路中，尤其在電源電壓較低的情況下，普通二極管由于閾值電壓較高，導致經過二極管輸出的電源電壓變得更低，所以低閾值電壓二極管就顯得至關重要。

經過低閾值電壓二極管輸出的電壓幅度降低較普通二極管要少，通常能得到更高的電源電壓；另外，在一些特殊的應用場合，電源電壓比較低，芯片對電源電壓比較敏感，希望供電電壓越高越好，但是供電電路中必須串聯一個二極管，而芯片本身的工藝無法實現低閾值電壓二極管器件，所以通常的做法是使用外置的低閾值電壓二極管，這也就意味著需要額外的成本。

如圖1所示為常用低閾值電壓二極管的結構示意圖，IN為二極管輸入端，OUT為二極管輸出端，當二極管輸入端IN比輸出端OUT電壓高約0.3V時二極管導通，且隨著電流增大，輸入端IN和輸出端OUT的壓差略有增加；當輸入端IN比輸出端OUT的電壓差為負時，二極管截止，存在一個輸出端OUT到輸入端IN的反向漏電流，當輸出端OUT到輸入端IN的壓差增加到一個特定的電壓時，二極管反向擊穿，有一個很大的電流通過二極管，如果反向擊穿電流維持時間較短，在撤銷反向電壓情況下還可以恢復正常特性，當反向擊穿電流很大，維持時間又比較長的情況下，二極管的PN節可能會熔毀，導致二極管失效。

由于低閾值電壓二極管通常采用鍺這種半導體材料制造，這是由鍺半導體材料本身的特性所決定的，而目前絕大部分的集成電路制造工藝所使用的材料為硅，所以無法在集成電路的芯片內部集成低閾值電壓的二極管。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述無法在硅材料芯片內部提供一種導通時正輸出端壓降很小的低閾值電壓二極管的缺陷，提供一種低閾值電壓二極管的替代電路。

本發明解決其技術問題所采用的技術方案是：構造一種低閾值電壓二極管的替代電路，所述電路包括：輸入電壓檢測電路、輸出電壓控制電路和輸出電壓開關電路；

所述輸出電壓開關電路的兩端分別為輸入端和輸出端；

所述輸入電壓檢測電路用于檢測所述輸入端的輸入電壓并將所述輸入電壓降壓為第一輸入電壓輸出到所述輸出電壓控制電路；所述輸出電壓控制電路用于將所述第一輸入電壓反相輸出為開關控制電壓，并通過所述開關控制電壓控制所述輸出電壓開關電路的開啟和關閉；

當所述輸出電壓開關電路開啟時，所述輸入端和輸出端之間的電壓壓降接近零；當所述輸出電壓開關電路關閉時，反向漏電流為零。

在本發明所述的低閾值電壓二極管的替代電路中，所述輸出電壓開關電路包括第一PMOS管和第二PMOS管；所述第一PMOS管和第二PMOS管共用一個N阱；

所述第一PMOS管的柵極連接到所述第二PMOS管的柵極，所述第一PMOS管的漏極連接到所述第二PMOS管的源極，所述第一PMOS管的襯底連接到所述第一PMOS管的漏極，所述第二PMOS管的襯底連接到所述第二PMOS管的源極。

所述第一PMOS管的源極作為所述輸入端，所述第二PMOS管的漏極作為所述輸出端；所述第一PMOS管與所述第二PMOS管的共柵極接收所述開關控制電壓。

在本發明所述的低閾值電壓二極管的替代電路中，所述輸出電壓控制電路包括第三PMOS管和第一NMOS管；

所述第三PMOS管的柵極連接到所述第一NMOS管的柵極，所述第三PMOS管的漏極連接到所述第一NMOS管的漏極，所述第三PMOS管的源極連接到所述第二PMOS管的漏極，所述第一NMOS管的源極接地，所述第三PMOS管的襯底連接到所述第三PMOS管的源極，所述第一NMOS管的襯底連接到所述第一NMOS管的源極，

所述第三PMOS管和第一NMOS管的共柵極接收所述第一輸入電壓；所述第三PMOS管和第一NMOS管的共漏極輸出所述開關控制電壓。

在本發明所述的低閾值電壓二極管的替代電路中，所述輸入電壓檢測電路包括第一分壓電阻和第二分壓電阻；

所述第一分壓電阻的第一端連接至所述第一PMOS管的源極，所述第一分壓電阻的第二端連接至所述第二分壓電阻的一端，所述第二分壓電阻的另一端接地，

所述第一分壓電阻的第一端用于接收所述輸入電壓，所述第一分壓電阻的第二端輸出所述第一輸入電壓。