[發明專利]一種CMOS開關電路

有效

• 申請號: 201310284638.8
• 申請日: 2013-07-08
• 公開（公告）號: CN103391080A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 許如柏;劉桂云;鮑奇兵
• 申請（專利權）人: 輝芒微電子(深圳)有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 郭偉剛

技術領域

本發明涉及CMOS工藝下大電流低導通電阻開關管的設計技術，更具體地說，涉及一種CMOS開關電路。

背景技術

NMOS管在傳遞電源電壓時會存在閾值電壓損失，而PMOS管的漏極端輸出電壓和源極端輸入電壓之間幾乎沒有壓降，因此不存在閾值電壓損失這一問題，比較適合無損傳遞電源電壓等模擬變量，所以大功率PMOS管被廣泛用于電源開關等應用中。導通電阻作為一個關鍵的參數，能夠直觀的反映出PMOS管的導電能力，電流越大PMOS管電壓降越小則導通電阻越小。如圖1所示為普通PMOS管開關電路，VCC是電源輸入端，OUT是PMOS管的電壓輸出端，GC是PMOS管的柵極電壓控制端；PMOS管工作時，襯底接到電源輸入端，而GC端通常接地，此時PMOS管導通電阻最小。

在高電流的應用中，PMOS管的尺寸都非常巨大，這是因為，PMOS管主要靠空穴的移動來產生電流，NMOS管主要靠電子的移動來產生電流，而在相同條件下空穴的移動速度比電子的要低，所以要想達到相同的導通電阻，PMOS管比NMOS管的尺寸要大很多，這也導致PMOS管作為電源的開關管成本比較高。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述NMOS管作為電源的開關管存在閾值電壓損失以及PMOS管作為電源的開關管成本比較高的缺陷，提供一種CMOS開關電路。

本發明解決其技術問題所采用的技術方案是：構造一種CMOS開關電路，包括電荷泵電路、第一開關管、第二開關管、多路復用電路、第三開關管以及第四開關管，其中，所述電荷泵電路、多路復用電路和所述第四開關管分別與信號輸入端連接；所述第二開關管與信號輸出端連接，所述第二開關管包括第一輸出端；

在信號輸入端的電壓從預設的第一電壓下降到預設的第二電壓時，所述多路復用電路控制所述第二開關管的第一輸出端與信號輸出端連接，所述電荷泵電路用于將信號輸入端提供的電壓穩定在預設電壓，控制所述第一開關管和所述第二開關管導通以輸出電壓；

在信號輸入端的電壓從預設的第二電壓上升到預設的第一電壓時，所述多路復用電路控制所述第二開關管的第一輸出端接地，所述第三開關管、第四開關管導通以控制所述第一開關管、第二開關管關斷。

在上述CMOS開關電路中，所述第一開關管包括第一PMOS管，所述第二、三、四開關管分別包括第一NMOS管、第二NMOS管、第三NMOS管，其中，所述第一輸出端為所述第一NMOS管的襯底。

在上述CMOS開關電路中，所述電荷泵電路一端分別與所述第三NMOS管的柵極和所述多路復用電路連接并接入信號輸入端，另一端與所述第一PMOS管的源極和襯底連接，所述第一PMOS管的漏極與所述第一NMOS管的柵極連接。

在上述CMOS開關電路中，所述多路復用電路一端與所述第一NMOS管的襯底連接，另一端分別與所述第一NMOS管的源極連接和接地。

在上述CMOS開關電路中，所述第二NMOS管的漏極分別與所述第一PMOS管的漏極和所述第一NMOS管的柵極連接，所述第二NMOS管的源極和襯底均與所述第三NMOS管的漏極連接。

在上述CMOS開關電路中，所述第一PMOS管、第二NMOS管的柵極以及所述第一NMOS管的漏極均與電源連接；所述第一NMOS管的源極與信號輸出端連接；所述第三NMOS管的源極和襯底接地。

在上述CMOS開關電路中，所述第一NMOS管包括深N阱和N阱組成的襯底隔離層。

實施本發明的CMOS開關電路，具有以下有益效果：使用CMOS集成電路制造工藝，實現開關管在大電流條件下極低的導通電阻，同時極大的減小了芯片的面積，降低了芯片的成本。

附圖說明

下面將結合附圖及實施例對本發明作進一步說明，附圖中：

圖1是普通PMOS開關管的電路原理圖；

圖2是本發明實施例的一種CMOS開關電路的結構框圖；

圖3是本發明實施例的一種CMOS開關電路的原理圖；

圖4是圖3中CMOS開關電路的信號時序圖；

圖5是圖3中第一NMOS管（MN3）的示意版圖。

具體實施方式

為了對本發明的技術特征、目的和效果有更加清楚的理解，現對照附圖詳細說明本發明的具體實施方式。