[發(fā)明專利]一種CMOS開關(guān)電路

有效

• 申請?zhí)枺?/td>: 201310284638.8
• 申請日: 2013-07-08
• 公開（公告）號: CN103391080A
• 公開（公告）日: 2013-11-13
• 發(fā)明（設(shè)計(jì)）人: 許如柏;劉桂云;鮑奇兵
• 申請（專利權(quán)）人: 輝芒微電子(深圳)有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 深圳市順天達(dá)專利商標(biāo)代理有限公司 44217
• 代理人: 郭偉剛

1.一種CMOS開關(guān)電路，其特征在于，包括電荷泵電路（101）、第一開關(guān)管（102）、第二開關(guān)管（103）、多路復(fù)用電路（104）、第三開關(guān)管（105）以及第四開關(guān)管（106），其中，所述電荷泵電路（101）、多路復(fù)用電路（104）和所述第四開關(guān)管（106）分別與信號輸入端連接；所述第二開關(guān)管（103）與信號輸出端連接，所述第二開關(guān)管（103）包括第一輸出端；

在信號輸入端的電壓從預(yù)設(shè)的第一電壓下降到預(yù)設(shè)的第二電壓時(shí)，所述多路復(fù)用電路（104）控制所述第二開關(guān)管（103）的第一輸出端與信號輸出端連接，所述電荷泵電路（101）用于將信號輸入端提供的電壓穩(wěn)定在預(yù)設(shè)電壓，控制所述第一開關(guān)管（102）和所述第二開關(guān)管（103）導(dǎo)通以輸出電壓；

在信號輸入端的電壓從預(yù)設(shè)的第二電壓上升到預(yù)設(shè)的第一電壓時(shí)，所述多路復(fù)用電路（104）控制所述第二開關(guān)管（103）的第一輸出端接地，所述第三開關(guān)管（105）、第四開關(guān)管（106）導(dǎo)通以控制所述第一開關(guān)管（102）、第二開關(guān)管（103）關(guān)斷。

2.根據(jù)權(quán)利要求1所述的CMOS開關(guān)電路，其特征在于，所述第一開關(guān)管（102）包括第一PMOS管（MP1），所述第二、三、四開關(guān)管分別包括第一NMOS管（MN3）、第二NMOS管（MN2）、第三NMOS管（MN1），其中，所述第一輸出端為所述第一NMOS管（MN3）的襯底。

3.根據(jù)權(quán)利要2所述的CMOS開關(guān)電路，其特征在于，所述電荷泵電路（101）一端分別與所述第三NMOS管（MN1）的柵極和所述多路復(fù)用電路（104）連接并接入信號輸入端，另一端與所述第一PMOS管（MP1）的源極和襯底連接，所述第一PMOS管（MP1）的漏極與所述第一NMOS管（MN3）的柵極連接。

4.根據(jù)權(quán)利要求2所述的CMOS開關(guān)電路，其特征在于，所述多路復(fù)用電路（104）一端與所述第一NMOS管（MN3）的襯底連接，另一端分別與所述第一NMOS管（MN3）的源極連接和接地。

5.根據(jù)權(quán)利要求2所述的CMOS開關(guān)電路，其特征在于，所述第二NMOS管（MN2）的漏極分別與所述第一PMOS管（MP1）的漏極和所述第一NMOS管（MN3）的柵極連接，所述第二NMOS管（MN2）的源極和襯底均與所述第三NMOS管（MN1）的漏極連接。

6.根據(jù)權(quán)利要求2所述的CMOS開關(guān)電路，其特征在于，所述第一PMOS管（MP1）、第二NMOS管（MN2）的柵極以及所述第一NMOS管（MN3）的漏極均與電源連接；所述第一NMOS管（MN3）的源極與信號輸出端連接；所述第三NMOS管（MN1）的源極和襯底均接地。

7.根據(jù)權(quán)利要求2所述的CMOS開關(guān)電路，其特征在于，所述第一NMOS管（MN3）包括深N阱（10）和N阱（20）組成的襯底隔離層。