[發明專利]電阻性存儲元件的雙回路檢測方案有效
| 申請號: | 201310283721.3 | 申請日: | 2003-07-30 |
| 公開(公告)號: | CN103366807A | 公開(公告)日: | 2013-10-23 |
| 發明(設計)人: | R.J.貝克 | 申請(專利權)人: | 微米技術有限公司 |
| 主分類號: | G11C13/00 | 分類號: | G11C13/00;G11C7/06;G11C11/16 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 姜甜;湯春龍 |
| 地址: | 美國愛*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 電阻 存儲 元件 回路 檢測 方案 | ||
本申請是中國專利200910208891.9的分案申請,審查員在其第一次審查意見通知書中曾指出單一性缺陷。中國專利200910208891.9的母案是2005年4月15日進入中國國家階段的PCT申請,該PCT申請的申請日為2003年7月30日,申請號為PCT/US2003/023794。進入中國國家階段后的國家申請號為03824324.5,發明名稱為“電阻性存儲元件的雙回路檢測方案”。
技術領域
本發明涉及讀取基于電阻的存儲器件,比如以電阻狀態的形式把邏輯值存儲在存儲單元中的磁阻隨機存取存儲器(MRAM)器件。
背景技術
圖1示出被稱為交叉點陣列的基于電阻的存儲器陣列結構的實例。存儲器陣列8包括排列成與多條列線12正交的多條行線6。每條行線通過相應的電阻性存儲單元14連接到每條列線。每個存儲單元的電阻值存儲兩個或多個邏輯值中的一個,這取決于多個電阻值中的哪個電阻值被程序控制而顯現。具有連接到行與列線的電阻性單元14的交叉點陣列的特征在于在陣列中沒有存儲單元存取三極管。
MRAM器件是實現基于電阻的存儲器的一種途徑。在MRAM中,每個電阻性存儲單元通常包括固定磁層、讀出磁層以及在固定磁層與讀出磁層之間的隧道勢壘層。固定磁層有固定的磁排列,而讀出磁層的磁排列可被程序控制為不同的取向。單元的電阻根據不同的讀出磁層的排列而變化。一個電阻值(例如較高的電阻值)被用來表示邏輯”1”,而另一個電阻值(例如較低的電阻值)被用來表示邏輯”0”。通過檢測存儲單元的相應的電阻值并認為檢測出的電阻值是存儲數據的邏輯狀態的表示來讀出存儲的數據。
對于二進制邏輯檢測,不需知道存儲單元電阻的絕對值;只需知道所述電阻是高于還是低于介于邏輯1與邏輯0電阻值之間的閾值。雖然如此,檢測MRAM單元邏輯狀態是困難的,因為MRAM器件技術具有多重約束。
在被尋址的單元的列線上檢測MRAM單元的電阻。為了檢測所述單元,連接到所述單元的行線通常被接地而剩下的行線及列線被維持在某個特定電壓。從存儲器單元減少或去除三極管往往減小單元的尺寸需求,增加存儲密度并降低成本。交叉點陣列的單元,如上所述,不包括三極管。這通過允許每個電阻性單元與相應的行及列線一直保持電氣連接而實現。結果,當存儲器單元被檢測時,它也通過經由被尋址行線上的其它存儲器單元的有效的寄生電流路徑而被分流。
在傳統的MRAM器件中,邏輯1與邏輯0之間的電阻差別通常為大約50千歐姆,或總電阻的5%。因此,被檢測的MRAM器件兩端的讀出電壓按照邏輯1與邏輯0狀態之間刻度的大約5%變化。
檢測MRAM電阻的一種方法是對對應于讀出電壓的電流在時間上進行積分,并在給定的時段之后對結果積分電壓進行采樣。這可以通過把電壓加到跨導放大器的輸入端并由所述放大器利用電容器積累輸出電流來實現。
圖2示出在這樣的電容器上電壓隨時間的理論變化。電容器電壓從初始電壓Vinit爬升到參考電壓Vref所需的時間間隔tm與施加在跨導放大器輸入端的電壓有關。
然而,如圖3所示,這種檢測方案易受隨機噪聲的影響。在積分電壓上的噪聲分量能夠輕易地壓倒所測量的信號。當在時刻terr的噪聲信號超過參考電壓(Vref)閾值時得到的測量產生錯誤的結果。
因此,需要用于檢測電阻性存儲單元狀態的魯棒并可靠的檢測方法。
發明內容
根據本發明的一個方面,通過這樣配置存儲單元以便在單元兩端形成與所述單元電阻相關的讀出電壓來檢測MRAM單元的邏輯狀態。把所述讀出電壓加到跨導放大器的輸入端,而所述放大器輸出與讀出電壓相關的讀出電流。對所述讀出電流以及附加電流在時間上進行積分,并通過數字計數器對讀出電流進行濾波以提高讀出電路的靈敏度。
在檢測過程中,讀出電路通過幾個狀態進行檢測。在第一狀態,把讀出電流與第一正電流相加以便形成對電容充電的第一和電流。在第二狀態,把讀出電流與第二負電流相加以便形成將電容放電的第二和電流。在電容上形成的電壓信號被用來與參考電壓相比較。比較的結果被用來控制時鐘控制的數字計數器。數字計數器的輸出計數值,在時間平均的基礎上,取決于讀出電壓。在將所述計數器預置為某個預定值后,經過已知的時間間隔,通過將所述數字計數器的計數值與某個數字閾值相比較,就能夠確定被檢測的MRAM單元的邏輯狀態。
本發明的這些及其它特征和優越性將會通過以下連同附圖的詳細說明而得到更清晰的理解。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于微米技術有限公司,未經微米技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310283721.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種卡套式接頭
- 下一篇:一種新型渦輪增壓復合管路





