[發(fā)明專利]一種數(shù)字信號(hào)處理器的編譯器

有效

• 申請(qǐng)?zhí)枺?/td>: 201310282726.4
• 申請(qǐng)日: 2013-07-05
• 公開（公告）號(hào): CN103440155A
• 公開（公告）日: 2013-12-11
• 發(fā)明（設(shè)計(jì)）人: 孔泉
• 申請(qǐng)（專利權(quán)）人: 萬(wàn)高（杭州）科技有限公司
• 主分類號(hào): G06F9/45
• 分類號(hào): G06F9/45
• 代理公司: 上海和躍知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31239
• 代理人: 孟建勇

【技術(shù)領(lǐng)域】

本發(fā)明涉及嵌入式數(shù)字信號(hào)處理器核的編譯器領(lǐng)域，該編譯器的源碼比傳統(tǒng)C語(yǔ)言更直觀易懂，特別適用處理不同工作頻率的數(shù)字信號(hào)處理。?

【背景技術(shù)】

通用嵌入式處理器或者數(shù)字信號(hào)處理器的編譯器處理的源代碼一般為嵌入式C語(yǔ)言。C語(yǔ)言十分通用并且編寫靈活，基于C語(yǔ)言的編譯器前端工具也已經(jīng)十分成熟。目前一般處理器核的編譯器設(shè)計(jì)都只負(fù)責(zé)編寫開發(fā)編譯器的后端工具。但當(dāng)軟件設(shè)計(jì)面向硬件描述時(shí)，C語(yǔ)言會(huì)變的十分復(fù)雜，很多信息無(wú)法直觀表示，比如源代碼的工作頻率，數(shù)據(jù)流的前后關(guān)系等。?

【發(fā)明內(nèi)容】

本發(fā)明的目的在于提供一種數(shù)字信號(hào)處理器的編譯器，使得對(duì)指定數(shù)字信號(hào)處理器的軟件編程變的十分簡(jiǎn)單快速，從而加速開發(fā)時(shí)間。?

為實(shí)現(xiàn)以上目的，實(shí)施本發(fā)明的數(shù)字信號(hào)處理器的編譯器包括依次串接的語(yǔ)法檢查單元、編譯單元、第一級(jí)鏈接器、優(yōu)化單元、運(yùn)算步排布器及第二級(jí)鏈接器，其中語(yǔ)法檢查單元在編譯單元進(jìn)行代碼編譯之前進(jìn)行語(yǔ)法檢查，保證用戶輸入的模型可被編譯并且可被鏈接；編譯單元首先讀取語(yǔ)法檢查單元經(jīng)語(yǔ)法檢查后的模型描述文件，將之編譯出DSP適用的匯編?級(jí)別代碼輸出至第一級(jí)鏈接器，第一級(jí)鏈接器把編譯單元輸出的匯編代碼鏈接起來(lái)，找出同步數(shù)據(jù)信息，生成各個(gè)頻率下函數(shù)的鏈接關(guān)系；優(yōu)化單元對(duì)第一級(jí)鏈接器輸出的數(shù)據(jù)進(jìn)行一次優(yōu)化以減小其體積，運(yùn)算步排布器完成每個(gè)頻率下的編排之后需要根據(jù)情況鏈接上同步寄存器操作，完成需在每個(gè)頻率下運(yùn)算的相關(guān)代碼，第二級(jí)鏈接器將運(yùn)算步排布器排布之后的鏈表進(jìn)行二次的鏈接，插入分頻跳轉(zhuǎn)指令，最終完成整體DSP代碼的鏈接，最后輸出處理器適用的微代碼。?

依據(jù)上述主要特征，編譯單元有如下數(shù)學(xué)模型可提供：數(shù)制轉(zhuǎn)換、RAM訪問(wèn)、PGA放大器模型、加減法、乘法、除法、開方、比較器模型、比差校正模塊、CIC積分器、微分器、半帶濾波器、帶通濾波器及基波增益補(bǔ)償模塊等。?

與現(xiàn)有技術(shù)相比較，實(shí)施本發(fā)明的編譯器能夠識(shí)別各種電路模塊并自動(dòng)計(jì)算，編排運(yùn)算步，最后編譯出處理器適用的微代碼，使得對(duì)指定數(shù)字信號(hào)處理器的軟件編程變的十分簡(jiǎn)單快速，從而加速開發(fā)時(shí)間。?

【附圖說(shuō)明】

圖1為實(shí)施本發(fā)明的數(shù)字信號(hào)處理器的編譯器的功能模塊架構(gòu)圖。?

圖2為實(shí)施本發(fā)明的數(shù)字信號(hào)處理器的編譯器的工作示意圖。?

圖3為圖2中的濾波器模型描述語(yǔ)言方框的放大圖。?

【具體實(shí)施方式】

請(qǐng)參閱圖1所示，為實(shí)施本發(fā)明的數(shù)字信號(hào)處理器的編譯器的功能模塊架構(gòu)圖，該數(shù)字信號(hào)處理器的編譯器包括依次串接的語(yǔ)法檢查單元、編譯?單元、第一級(jí)鏈接器、優(yōu)化單元、運(yùn)算步排布器及第二級(jí)鏈接器。?

編譯單元進(jìn)行代碼編譯之前，需要首先通過(guò)語(yǔ)法檢查單元進(jìn)行語(yǔ)法檢查，以最大程度保證用戶輸入的模型可被編譯并且可被鏈接。?

編譯單元首先讀取語(yǔ)法檢查單元經(jīng)語(yǔ)法檢查后的matlab模型描述文件，將之編譯出DSP適用的匯編級(jí)別代碼。其中編譯單元有如下數(shù)學(xué)模型可提供：數(shù)制轉(zhuǎn)換、RAM訪問(wèn)、PGA放大器模型、加減法、乘法、除法、開方、比較器模型、比差校正模塊、CIC積分器、微分器、半帶濾波器、帶通濾波器及基波增益補(bǔ)償模塊等。?

第一級(jí)鏈接器的主要功能是把編譯單元輸出的匯編代碼鏈接起來(lái)，并找出同步數(shù)據(jù)信息以提供給運(yùn)算步排布器進(jìn)行優(yōu)化處理，第一級(jí)鏈接器會(huì)生成各個(gè)頻率下函數(shù)的鏈接關(guān)系，運(yùn)算步排布器根據(jù)此信息可以把各個(gè)函數(shù)分配到合適的運(yùn)算步中去。?

由于編譯單元在編譯階段并不了解函數(shù)之間的相互連接關(guān)系，編譯出來(lái)的代碼并沒(méi)考慮到鏈接之后的上下文，所以在鏈接完成之后函數(shù)的體積仍然比較大，在進(jìn)行運(yùn)算步分配之前需要對(duì)函數(shù)通過(guò)優(yōu)化單元進(jìn)行一次優(yōu)化以減小其體積，即代碼長(zhǎng)度。?

在運(yùn)算步排布器完成每個(gè)頻率下的編排之后需要根據(jù)情況鏈接上同步寄存器操作，最終完成需在每個(gè)頻率下運(yùn)算的相關(guān)代碼。?

第二級(jí)鏈接器將運(yùn)算步排布器排布之后的鏈表進(jìn)行二次的鏈接，插入分頻跳轉(zhuǎn)指令，最終完成整體DSP代碼的鏈接，最后輸出處理器適用的微?代碼。?

上述的語(yǔ)法檢查單元、編譯單元、第一級(jí)鏈接器、優(yōu)化單元及第二級(jí)鏈接器的工作原理現(xiàn)有技術(shù)中多有描述，此處不再詳細(xì)說(shuō)明。本發(fā)明的重心在于運(yùn)算步排布器的工作方式，以下對(duì)運(yùn)算步排布器的工作方式進(jìn)行詳細(xì)說(shuō)明。?

實(shí)施本發(fā)明的編譯器針對(duì)的是特定的一種數(shù)字信號(hào)處理器，本專利的核心為運(yùn)算步排布器對(duì)運(yùn)算步的排布以及各頻率函數(shù)的指令跳轉(zhuǎn)和數(shù)據(jù)的同步。?