[發明專利]用于半導體封裝結構的基板及其制造方法

有效

• 申請號: 201310282291.3
• 申請日: 2013-07-05
• 公開（公告）號: CN103531573A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 陳天賜;李俊哲;王圣民
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/60;H05K1/02
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

技術領域

本發明關于一種封裝基板及其制造方法，詳言之，關于一種具有柱體的封裝基板及其制造方法。

背景技術

已知封裝基板具有數個柱體以連接一半導體晶粒的焊料凸塊（Solder?Bump）。在經過回焊（Reflow）工藝后，該晶粒及該等柱體間會形成數個焊料結合點（Solder?Joints），使得該晶粒接合（Bonded）至該等柱體，且確保彼此間的電性連接。該等柱體通常利用電鍍方式形成。然而，電鍍槽（Plating?Bath）中不可預測且多變的電鍍參數經常會導致過度電鍍（Over-Plating）或電鍍不足（Under-Plating），如此接著，會導致電鍍后的柱體的頂面不共平面。此共平面問題對封裝后的焊料結合的可靠度有負面影響。細線路（Fine-Pitch）的焊料凸塊、晶圓級封裝（Wafer?Level?Packaging,WLP）及大尺寸基板對此問題特別敏感。此共平面問題主要導因于電流密度不均勻分布，其在微尺寸（Micro-scale）圖案時特別嚴重。此電流密度不均勻分布并非由導因于單一因素，而是多種因素，例如：電鍍槽的設計、化學添加物、電流密度的強度、所使用的電流種類、陽極和陰極的距離、攪拌方式、化學反應物濃度的維持、預清洗溶液、圖案的結構、配置及體積、高寬高比（High?Aspect?Ratio）等等。目前的制造方法很難將該等柱體高度的偏差（Deviation）控制在5μm的范圍內。

發明內容

本發明的一實施例關于一種封裝基板，其包括一介電層、一電路層，位于介電層上或介電層內，及數個柱體，位于電路層上。每一柱體具有一頂面，用以形成外部電性連接，且柱體的頂面彼此大致上共平面。

本發明的另一實施例關于一種半導體封裝結構，其包括一介電層、一電路層，位于介電層上或介電層內，及數個柱體，位于電路層上。每一柱體的頂端與介電層的上表面間的距離定義為一高度，且每一柱體所對應的高度的值大致上相等。

本發明的另一實施例關于一種封裝基板的制造方法，其包括以下步驟：提供一具有一電路層的介電層，電路層位于介電層上或介電層內；形成一光阻圖案鄰近于電路層，其中光阻圖案具有數個開口；形成數個柱體于光阻圖案的開口中，其中柱體電性連接至電路層；平坦化柱體，使得每一柱體具有一頂面，且柱體的頂面彼此大致上共平面；及移除該光阻圖案。

附圖說明

圖1顯示本發明封裝基板的一實施例的示意圖。

圖2至9顯示本發明封裝基板的制造方法的一實施例的示意圖。

圖10顯示本發明半導體封裝結構的一實施例的示意圖。

圖11顯示本發明半導體封裝結構的另一實施例的示意圖。

圖12至13顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖14顯示本發明半導體封裝結構的另一實施例的示意圖。

圖15顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖16顯示本發明半導體封裝結構的另一實施例的示意圖。

圖17顯示本發明封裝基板的另一實施例的示意圖。

圖18顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖19顯示本發明封裝基板的另一實施例的示意圖。

圖20顯示本發明封裝基板的另一實施例的示意圖。

圖21顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖22顯示本發明封裝基板的另一實施例的示意圖。

圖23顯示本發明半導體封裝結構的另一實施例的示意圖。

圖24至25顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖26顯示本發明半導體封裝結構的另一實施例的示意圖。

圖27顯示本發明半導體封裝結構的另一實施例的示意圖。

圖28顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖29顯示本發明半導體封裝結構的另一實施例的示意圖。

圖30顯示本發明封裝基板的另一實施例的示意圖。

圖31顯示本發明封裝基板的制造方法的另一實施例的示意圖。

圖32顯示本發明封裝基板的另一實施例的示意圖。

圖33至38顯示本發明封裝基板的制造方法的另一實施例的示意圖。

具體實施方式