[發(fā)明專利]編程記憶胞的方法與裝置在審

申請?zhí)枺?/td>	201310282284.3	申請日：	2013-07-04
公開（公告）號：	CN104051017A	公開（公告）日：	2014-09-17
發(fā)明（設計）人：	張馨文;張耀文;趙元鵬	申請（專利權）人：	旺宏電子股份有限公司
主分類號：	G11C16/34	分類號：	G11C16/34
代理公司：	北京中原華和知識產(chǎn)權代理有限責任公司 11019	代理人：	壽寧;張華輝
地址：	中國臺灣新竹***	國省代碼：	中國臺灣;71
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	編程記憶方法裝置
鉆瓜網(wǎng) 技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發(fā)明涉及一種記憶胞，特別是涉及一種記憶胞的編程方法。

背景技術

快閃記憶體(例如NAND型快閃記憶體)是一種非易失性儲存元件,被廣泛使用于電腦記憶體、記憶卡、USB隨身盤以及固態(tài)硬盤中。快閃記憶體包括有記憶胞陣列，快閃記憶體的記憶胞類似于一般MOS晶體管，但快閃記憶胞具有額外的浮柵(floating?gate),此浮柵形成于控制柵及通道之間,且絕緣于控制柵及通道。具有額外浮柵的MOS結構有時被稱為浮柵MOS晶體管?？扉W記憶胞因電荷是否存在于浮柵而有不同的臨界電壓，舉例而言,當浮柵中沒有電荷時，記憶胞的臨界電壓較低，代表著二進位值「0」或「1」；而當電荷被注入而困于浮柵時，記憶胞的臨界電壓較高，代表另外一個二進位值。

快閃記憶胞的編程方法可使用增量步進脈沖編程(Incremental?step?pulse?programming,ISPP),此方法是反復施加電子脈沖波至記憶胞的控制柵,在每次施加電子脈沖波時其電壓逐次增加。在本發(fā)明中,每次施加電子脈沖波至記憶胞、或是電子脈沖波同時施加至不同的記憶胞,稱做單次擊發(fā)（shot）。圖1A是繪示如上所述以電子脈沖波編程快閃記憶體的編程程序的示意圖，其中橫軸為擊發(fā)數(shù)目(舉例而言，橫軸的5代表第5次施加電子脈沖波)，縱軸為記憶胞的臨界電壓。如此的編程程序結束于記憶胞的臨界電壓大于等于編程驗證電壓V_PV的時候。然而由于諸多變因，例如編程的方式以及記憶胞間的變異，各記憶胞編程后的臨界電壓存在一分布情形。圖1B是繪示記憶胞編程前與編程后的臨界電壓分布圖。由于編程程序結束于記憶胞的臨界電壓大于等于編程驗證電壓V_PV的時候，因此編程后的分布會截止于編程驗證電壓V_PV。而使編程后的臨界電壓分布范圍較小，這目前業(yè)界所致力的課題之一。

發(fā)明內(nèi)容

本發(fā)明的目的在于，克服現(xiàn)有的編程記憶胞的方法與裝置存在的缺陷，而提供一種新的編程記憶胞的方法與裝置，所要解決的技術問題是使其在有限的臨界電壓操作范圍中有小的臨界電壓分布，非常適于實用。

本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種編程記憶胞的方法。該方法包括施加一編程電壓至一記憶胞陣列中的一被選擇記憶胞，施加一鄰近通過電壓至一鄰近記憶胞，該鄰近記憶胞相鄰于該被選擇記憶胞，增加該編程電壓，以及增加該鄰近通過電壓。

本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。

前述的編程記憶胞的方法，其中增加該編程電壓的步驟包括：增加該編程電壓直到該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓。

前述的編程記憶胞的方法，其中增加該鄰近通過電壓的步驟包括：在該被選擇記憶胞的一臨界電壓到達一第一編程驗證電壓之后，增加該鄰近通過電壓。

前述的編程記憶胞的方法，其中增加該鄰近通過電壓的步驟包括：增加該鄰近通過電壓直到該臨界電壓到達一第二編程驗證電壓，該第二編程驗證電壓高于該第一編程驗證電壓。

前述的編程記憶胞的方法，還包括：施加一通過電壓至該記憶胞陣列中的其他記憶胞，該通過電壓在該編程記憶胞的方法中維持大約相同。

前述的編程記憶胞的方法，還包括：當增加該編程電壓時，維持該鄰近通過電壓大約相同。

前述的編程記憶胞的方法，其中維持該鄰近通過電壓大約相同的步驟包括：維持該鄰近通過電壓大約相同于施加至該記憶胞陣列中其他記憶胞的一通過電壓，該通過電壓在該編程記憶胞的方法中維持大約相同。

前述的編程記憶胞的方法，還包括：當增加該鄰近通過電壓時，維持該編程電壓大約相同。

前述的編程記憶胞的方法，其中維持該編程電壓大約相同的步驟包括：維持該編程電壓大約相同于該臨界電壓到達該第一編程驗證電壓時該編程電壓的一電壓值。