[發明專利]陣列基板及其制備方法、顯示裝置

有效

• 申請號: 201310282257.6
• 申請日: 2013-07-05
• 公開（公告）號: CN103309105A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 李婧;張文余;張家祥
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L29/786;H01L29/10;H01L21/336
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及顯示技術領域，尤其涉及一種陣列基板及其制備方法、顯示裝置。

背景技術

薄膜晶體管液晶顯示器（Thin?Film?Transistor?Liquid?Crystal?Display，簡稱TFT-LCD）具有體積小、功耗低、無輻射等優點，在平板顯示領域中占據了主導地位。

LCD根據電場形式的不同可分為多種類型，其中，高級超維場轉換（Advanced?super?Dimension?Switch，簡稱ADS）模式的TFT-LCD具有寬視角、高開口率、高透過率等優點而被廣泛的應用。ADS模式是平面電場寬視角核心技術，其核心技術特性描述為：通過同一平面內狹縫電極邊緣所產生的電場以及狹縫電極層與板狀電極層間產生的電場形成多維電場，使液晶盒內狹縫電極間、電極正上方所有取向液晶分子都能夠產生旋轉，從而提高了液晶工作效率并增大了透光效率。ADS模式的開關技術可以提高TFT-LCD產品的畫面品質，具有高分辨率、高透過率、低功耗、寬視角、高開口率、低色差、無擠壓水波紋（push?Mura）等優點。針對不同應用，ADS技術的改進技術有高透過率I-ADS技術、高開口率H-ADS和高分辨率S-ADS技術等。

發明人在實現本發明的過程中發現，由于受到工藝因素的制約，現有技術中的ADS型液晶面板的TFT的導電溝道的溝道長度較大，不僅減小了開態電流的大小，還間接制約了像素的開口率的提高，且通常采用經過七次掩膜工藝才能制得，制備的難度和成本較高，且良品率低。

發明內容

本發明所要解決的技術問題在于提供一種陣列基板及其制備方法、顯示裝置，本發明的陣列基板減小了薄膜晶體管單元的導電溝道的溝道長度，同時提高了像素的開口率，本發明的制備方法能夠降低陣列基板的制備工藝的難度，降低制備成本，提高良品率。

為解決上述技術問題，本發明采用如下技術方案：

本發明的第一方面提供了一種陣列基板，包括：襯底基板及位于所述襯底基板之上的多個薄膜晶體管單元，其中，

所述薄膜晶體管單元包括：位于所述襯底基板之上的第一柵極，位于所述第一柵極之上的柵極絕緣層，與第一柵極同層設置的漏極，位于所述漏極之上的有源層，位于有源層之上的源極，所述襯底基板與同層設置的第一柵極及漏極之間設置有第一透明導電層，所述第一柵極及其下方的第一透明導電層與漏極及其下方的第一透明導電層之間設置有柵絕緣層。

所述薄膜晶體管單元上方設置有鈍化層，所述鈍化層上方設置有第二透明導電層，所述第一透明導電層至少有部分與第二透明導電層重疊。

所述的陣列基板還包括：位于所述襯底基板之上的多個陣列基板行驅動單元，其中，所述陣列基板行驅動單元包括：位于所述襯底基板之上的第三透明導電層，位于第三透明導電層之上的第二柵極，位于所述第二柵極之上的金屬引線；所述第一柵極和第二柵極及漏極同層設置，所述金屬引線與所述源極位于同一圖層，所述第三透明導電層與第一透明導電層同層設置。

所述鈍化層對應于金屬引線的部分設置有開孔，所述第二透明導電層通過所述開孔與金屬引線連接。

所述源極與數據線同層設置，所述第一柵極與柵線同層設置。

所述第二透明導電層為狹縫電極。

在本發明的技術方案中，提供了一種陣列基板，該陣列基板包括薄膜晶體管單元。該薄膜晶體管單元的第一柵極工作時，導電溝道的溝道長度即為有源層的厚度，只要通過減小有源層的厚度，就可以減小溝道長度，從而提高開態電流，同時保證像素的高開口率，提高顯示裝置的顯示效果。

本發明的第二方面提供了一種顯示裝置，包括上述的陣列基板。

本發明的第三方面提供了一種陣列基板的制備方法，包括形成多個薄膜晶體管單元的步驟：

步驟S11、在襯底基板上形成包括第一透明導電層的圖形；

步驟S12、在步驟S11的圖形之上形成包括第一柵極和漏極的圖形，所述第一柵極和漏極同層形成；

步驟S13、在步驟S12形成的第一柵極之上形成包括柵絕緣層的圖形，在漏極之上形成包括有源層的圖形；

步驟S14、在步驟S13形成的有源層之上形成包括源極的圖形。

步驟S15、在步驟S14的圖形之上依次形成包括鈍化層的圖形和包括第二透明導電層的圖形。

還包括形成多個陣列基板行驅動單元的步驟：

步驟S11中在襯底基板上同層形成第一透明導電層和第三透明導電層；

步驟S12中同層形成第一柵極、漏極及第二柵極；