[發明專利]無受閂鎖影響的ESD保護

有效

• 申請號: 201310263009.7
• 申請日: 2013-06-27
• 公開（公告）號: CN103515379A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 賴大偉;M·I·納塔拉延
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

背景技術

由靜電產生的靜電放電(ESD)，其特征通常在于快速瞬間的高電壓放電。ESD事件可出現在電性及電子電路中，如集成電路(IC)。其可產生足以對連接于例如為集成電路輸入及/或輸出的器件造成破壞性擊穿的高電壓。?

使ICs免于ESD的方式是使用硅控整流器(SCR)。然而，習知的SCR電路在正常IC操作期間受制于閂鎖。閂鎖影響IC的操作而造成缺陷。?

因此，能夠快速觸發以避免破壞內部電路并且在正常操作期間不受閂鎖影響的ESD保護電路是想要的。?

發明內容

所呈現的是靜電放電模塊。該靜電放電模塊包括：靜電放電電路，具有接墊端及低電位電源端；閂鎖控制電路，包括耦接于高電位電源的第一閂鎖端以及耦接于該靜電放電電路的閂鎖輸出端；以及第一操作模式與第二操作模式；其中，在該第一操作模式中，閂鎖控制電路是去激活的并且該靜電放電電路具有小于100mA的第一觸發電流I_t1，并且在該第二操作模式中，閂鎖控制電路是激活的并且該靜電放電電路具有大于100mA的第二觸發電流I_t2。?

在另一具體實施例中，所揭露的是靜電放電模塊。該靜電放電模塊包括：靜電放電電路，具有接墊端及低電位電源端；閂鎖控制電路，包括耦接于高電位電源的第一閂鎖輸入端、耦接于低電位電源的第二閂鎖輸入端以及耦接于該靜電放電電路的閂鎖輸出端；以及第一操作模式與第二操作模式；其中，在該第一操作模式中，閂鎖控制電路是去激活的并且該靜電放電電路具有小于100mA的第一觸發電流I_t1，而在該第二操作模式中，該閂鎖控制電路是激活的，并且該靜電放電電路具有大于100mA的第二觸發電流I_t2。?

在又一具體實施例中，所呈現的是形成器件的方法。本方法包括：?設置具有靜電放電模塊的基板，其中該靜電放電模塊包括具有接墊端及低電位電源端的靜電放電電路、包括耦接于高電位電源的第一閂鎖輸入端以及耦接于該靜電放電電路的閂鎖輸出端的閂鎖控制電路、以及用于該靜電放電模塊的第一操作模式與第二操作模式；其中，在該第一操作模式中，該閂鎖控制電路是去激活的并且該靜電放電電路具有小于100mA的第一觸發電流I_t1，而在第二操作模式中，閂鎖控制電路是激活的并且該靜電放電電路具有大于100mA的第二觸發電流I_t2。?

本文所揭露具體實施例的這些及其它優點及特征透過參照底下說明及附加圖式將變得清楚明白。另外，要理解的是，本文所述各種具體實施例的特征是不互斥的并且可有各種組合及排列。?

附圖說明

在圖式中，相稱的組件符號在各圖標中普遍意指相同的部件。還有，圖式未必依比例繪制，在描述本發明的原理時通常加強重點。在底下的說明中，本發明的各種具體實施例是引用底下圖式予以說明，其中：?

圖1表示具有靜電放電模塊的器件的一部份的具體實施例；?

圖2表示具有寄生電路的靜電放電模塊的具體實施例；?

圖3表示閂鎖控制電路的具體實施例；?

圖4a至4b表示靜電放電模塊在靜電放電和閂鎖模式中的具體實施例；以及?

圖5a至5b表示靜電放電模塊在靜電放電模式和閂鎖模式中的具體實施例的電流-電壓(I-V)曲線。?

符號說明?

100??器件?

110??靜電放電模塊?

112??第一接端、接墊?

116??第二接端、低電位電源?

118??高電位電源?

120??靜電放電電路?

124??第一部位?

128??第二部位?

130??第一部位阱區?

134??第一第一部位接觸區域?

136??第二第一部位接觸區域?

140??第二部位阱區?

144??第一第二部位接觸區域?

146??第二第二部位接觸區域?

160??閂鎖控制電路?

162??第一閂鎖控制輸入接端?

164??第二閂鎖控制輸入接端?

168??閂鎖控制輸出端?

170??內部電路?

192??閂鎖電流路徑?

220??寄生電路?

292??電流路徑?

361??閂鎖控制輸入(LU_i)?