[發(fā)明專利]測算接觸孔與多晶硅柵極對準(zhǔn)偏差值的方法

有效

• 申請?zhí)枺?/td>: 201310256206.6
• 申請日: 2013-06-25
• 公開（公告）號: CN103354211A
• 公開（公告）日: 2013-10-16
• 發(fā)明（設(shè)計）人: 范榮偉;顧曉芳;龍吟;倪棋梁;陳宏璘
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01B15/00
• 代理公司: 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體涉及利用P型源結(jié)構(gòu)測算接觸孔與多晶硅柵極對準(zhǔn)偏差值的方法。

背景技術(shù)

隨著集成電路工藝的發(fā)展以及關(guān)鍵尺寸按比例縮小，一些新材料和新工藝都會被引入到集成電路的工藝中來以滿足整體功能的要求，不同結(jié)構(gòu)之間連接的精準(zhǔn)度就顯的很重要。當(dāng)工藝制程進(jìn)入到65納米以下時，柵極間接觸孔和多晶硅柵極的對準(zhǔn)度即使有細(xì)微偏差都會造成器件整體性能的下降甚至失效。

如圖1中所示，圖1是6管靜態(tài)隨隨機(jī)訪問存儲器結(jié)構(gòu)（6T?SRAM）的透射電子顯微鏡下的結(jié)構(gòu)示意圖，多晶硅柵極102和103之間的接觸孔101向多晶硅柵極102發(fā)生了偏移，導(dǎo)致多晶硅柵極102的右邊變薄，它們之間的這種位置偏差會造成整個器件結(jié)構(gòu)的失效。

因此，對接觸孔和多晶硅柵極之間的對準(zhǔn)偏差值的檢測十分重要。目前，對接觸孔和多晶硅柵極之間的對準(zhǔn)偏差值的檢測方法主要是通過光學(xué)的方法來檢測，請參閱圖2，圖2是常規(guī)的采用光學(xué)方法檢測接觸孔和多晶硅柵極的對準(zhǔn)偏差值的流程示意圖，包括：

步驟S1：在半導(dǎo)體襯底的有源區(qū)上設(shè)置多晶硅柵極；

步驟S2：在多晶硅柵極和剩余有源區(qū)上等距設(shè)置多個相同的接觸孔；

步驟S3：采用光學(xué)方法檢測并計算接觸孔與多晶硅柵極之間的對準(zhǔn)偏差值；其中，多晶硅柵極的長度根據(jù)接觸孔孔徑、孔間距和柵極過境鬼的寬度決定。

但是，由于光學(xué)本身的受到分辨率大小的限制，當(dāng)器件尺寸不斷縮小時，光學(xué)檢測方法不能精確檢測出接觸孔和多晶硅柵極之間的對準(zhǔn)偏差值，從而不能滿足對工藝精確控制的要求。因此，急需研究出能夠精確測算出接觸孔和多晶硅柵極之間的對準(zhǔn)偏差值的方法。

發(fā)明內(nèi)容

為了克服上述問題，本發(fā)明的目的旨在提高接觸孔和多晶硅柵極的對準(zhǔn)度。

本發(fā)明提供了一種測算接觸孔與多晶硅柵極對準(zhǔn)偏差值的方法，包括：

步驟S01：在半導(dǎo)體襯底上建立測試模塊矩陣；

步驟S02：對所述測試模塊矩陣中的各個測試模塊區(qū)域進(jìn)行離子注入，使所述各個測試模塊的結(jié)構(gòu)均形成PMOS/N型阱區(qū)結(jié)構(gòu)；

步驟S03：經(jīng)光刻和刻蝕工藝，在所述各個測試模塊上形成接觸孔；

步驟S04：平坦化所述接觸孔后，采用電子束缺陷掃描儀在負(fù)負(fù)載條件下對所述接觸孔進(jìn)行缺陷檢測，得到漏電影像特征圖；

步驟S05：根據(jù)漏電影像特征圖測算所述柵極間的接觸孔與所述多晶硅柵極的對準(zhǔn)偏差值。

優(yōu)選地，所述的測試模塊包括有P型有源區(qū)，N型阱區(qū)，和所述多晶硅柵極。

優(yōu)選地，建立所述的測試模塊矩陣的方法，包括：

在所述半導(dǎo)體器件襯底上選取測試區(qū)域；

選取要測試的所述接觸孔與所述多晶硅柵極的關(guān)鍵尺寸，以形成關(guān)鍵尺寸矩陣；

將所述的關(guān)鍵尺寸矩陣中的每組數(shù)據(jù)作為一個測試模塊區(qū)域的數(shù)據(jù)，根據(jù)所述每組數(shù)據(jù)建立測試模塊區(qū)域，將所述測試模塊區(qū)域排布在所述測試區(qū)域內(nèi)，從而得到所述的測試模塊矩陣。

優(yōu)選地，所述測試模塊的排布為：所述P型有源區(qū)呈縱向排布，所述多晶硅柵極呈橫向排布。

優(yōu)選地，所述關(guān)鍵尺寸矩陣中，所述關(guān)鍵尺寸按照從小到大的順序排布。

優(yōu)選地，所述測試模塊矩陣中每行至少有3個所述測試模塊，所述測試模塊等距排布。

優(yōu)選地，所述PMOS/N型阱區(qū)結(jié)構(gòu)的形成方法，包括：

步驟S11：對所述半導(dǎo)體襯底進(jìn)行P型阱區(qū)的離子注入，采用光阻遮擋住所述測試模塊矩陣；

步驟S12：對所述半導(dǎo)體襯底進(jìn)行N型阱區(qū)離子注入，將所述光阻去除，所述半導(dǎo)體器件襯底形成N型阱區(qū)；

步驟S13：對所述半導(dǎo)體襯底進(jìn)行N型有源區(qū)離子注入，采用光阻遮擋住所述測試模塊矩陣；

步驟S14：對所述半導(dǎo)體襯底進(jìn)行P型有源區(qū)離子注入，將所述光阻去除，從而形成所述PMOS/N型阱區(qū)結(jié)構(gòu)的測試模塊矩陣。

優(yōu)選地，所述的接觸孔包括柵極間接觸孔、有源區(qū)接觸孔和柵源共享接觸孔。

優(yōu)選地，所述電子束缺陷掃描儀采用的著陸電壓為2300eV-2800eV，電流為80-125nA。

優(yōu)選地，所述電子束缺陷掃描儀采用的像素為30-100nm。

本發(fā)明的測算接觸孔與多晶硅柵極對準(zhǔn)偏差值的方法，通過建立測試模塊矩陣，利用PMOS/N-Well結(jié)構(gòu)的測試模塊，采用電子束缺陷掃描儀在負(fù)負(fù)載下檢測出接觸孔漏電影像特征圖，再根據(jù)漏電影像特征圖中接觸孔漏電的特征分布從而測算出接觸孔和多晶硅柵極的對準(zhǔn)偏差值。