[發明專利]一種測量閾值電壓和飽和漏電流退化電路

有效

• 申請號: 201310253482.7
• 申請日: 2013-06-24
• 公開（公告）號: CN103323763A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 何燕冬;艾雷;洪杰;張鋼剛;張興
• 申請（專利權）人: 北京大學
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

技術領域

本發明涉及集成電路技術領域，特別涉及一種測量閾值電壓和飽和漏電流退化電路。

背景技術

隨著集成電路工業不斷發展，器件尺寸不斷縮小，設計可靠的電路也越趨復雜。芯片的集成度增加，氧化層厚度進入納米量級，電壓不斷降低，使得可靠性問題變得越來越突出。氧化層擊穿和深亞微米MOS器件特性退化是器件可靠性方面最重要的兩個研究問題。兩者都對器件的壽命有著決定性的作用。

引起MOS器件特性退化的原因有很多，熱載流子注入（hot-carrier?injection，HCI）和負偏壓溫度不穩定效應（negative?bias?temperature?instability，NBTI）均會引起深亞微米PMOS器件界面陷阱和氧化層陷阱數量的增加，從而引起閾值電壓的負方向漂移和開態電流I_on的減小，也會影響器件的工作速度。對于深亞微米NMOS器件也有類似效應。

可見HCI和NBTI效應不僅會對器件當前的性能產生影響，更會引起可靠性問題和將來的器件失效。因此，對于器件閾值電壓漂移和開態電流I_on減小的測量，乃至進一步的避免和改善，都是目前研究所不得不重點考慮的問題。

對于器件閾值電壓漂移和開態電流I_on減小的測量，或者制作單個的晶體管，測量其I-V特性曲線、C-V特性曲線、用DCIV和Charge?Pumping的方法來表征陷阱濃度，或者制作專門的電路，來測量其閾值電壓的漂移量和開態電流I_on的減小量，如反相器、振蕩器、電流鏡、運算放大器等等。

但是對于上述電路，測量所得到的周期、頻率或者電壓、電流等，與需要表征的閾值電壓、開態電流等，不存在直接的對應關系，往往需要經過較多的推算和分析，不具備直觀、簡便性。而且，上述電路缺少外部輸入控制端，其靈活性較差，為了適應測試儀器而在設計上需要花費較長的時間。

發明內容

（一）要解決的技術問題

本發明要解決的技術問題是如何設計一種電路，可以從外部改變電路的工作條件，并且可以在各種不同的測試條件下，直接簡便地測出閾值電壓和飽和漏電流的退化情況。

（二）技術方案

為解決上述技術問題，本發明一種測量閾值電壓和飽和漏電流退化電路，包括：PMOS晶體管、NMOS晶體管、負載電容、電壓比較器、第一數級反相器鏈和第二數級反相器鏈，上述部件組成一個三角波產生電路。

優選地，所述PMOS晶體管的源端和襯底接電源電壓VDD，柵極接輸入電平Vg，NMOS晶體管的源端和襯底接地，柵極接第一數級反相器鏈的輸出端，PMOS晶體管的漏端與NMOS晶體管的漏端相連后，連接電容、第二數級反相器鏈的輸入端和電壓比較器的同相輸入端；

所述電容的另一端接地，電壓比較器的反相輸入端接輸入參考電平Vref，其輸出端接第一數級反相器鏈的輸入端。

優選地，NMOS晶體管寬長比大于PMOS晶體管的寬長比，所述電路產生的三角波為鋸齒波。

優選地，所述PMOS晶體管始終對電容進行充電，所述電壓比較器控制所述NMOS晶體管是否對電容進行放電。

優選地，所述第二數級反相器鏈連接示波器，用來測試波形的周期。

優選地，NMOS晶體管的源端和襯底接地，柵極接輸入電平Vg，PMOS晶體管的源端和襯底接電源電壓VDD，柵極接反相器鏈的輸出端，PMOS晶體管的漏端與NMOS晶體管的漏端相連后，連接電容、第二數級反相器鏈的輸入端和電壓比較器的同相輸入端；

電容的另一端接地，電壓比較器的反相輸入端接輸入參考電平Vref，輸出端接第一數級反相器鏈的輸入端。

優選地，PMOS晶體管的寬長比大于MN的寬長比，所述電路產生的三角波為鋸齒波。

優選地，所述NMOS晶體管始終對電容進行放電，所述電壓比較器控制PMOS晶體管是否對電容進行充電。

優選地，所述第二數級反相器鏈連接示波器，用來測試波形的周期。

優選地，所述第一數級反相器鏈和第二數級反相器鏈的尺寸逐級增大以用來驅動大電容負載。

（三）有益效果

本發明提供的測量閾值電壓和飽和漏電流退化電路，采用將三角波產生電路與MOS晶體管的閾值電壓及飽和漏電流的退化測試結合起來，將器件的特性與電路行為結合起來，可以從外部改變電路的工作條件，并且可以在各種不同的測試條件下，直接簡便地測出閾值電壓和飽和漏電流的退化情況。

附圖說明