[發(fā)明專利]一種測(cè)量閾值電壓和飽和漏電流退化電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310253482.7
• 申請(qǐng)日: 2013-06-24
• 公開(kāi)（公告）號(hào): CN103323763A
• 公開(kāi)（公告）日: 2013-09-25
• 發(fā)明（設(shè)計(jì)）人: 何燕冬;艾雷;洪杰;張鋼剛;張興
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): G01R31/26
• 分類號(hào): G01R31/26
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩

1.一種測(cè)量閾值電壓和飽和漏電流退化電路，其特征在于，包括：PMOS晶體管、NMOS晶體管、負(fù)載電容、電壓比較器、第一數(shù)級(jí)反相器鏈和第二數(shù)級(jí)反相器鏈，上述部件組成一個(gè)三角波產(chǎn)生電路。

2.如權(quán)利要求1所述的電路，其特征在于，所述

PMOS晶體管的源端和襯底接電源電壓VDD，柵極接輸入電平Vg，NMOS晶體管的源端和襯底接地，柵極接第一數(shù)級(jí)反相器鏈的輸出端，PMOS晶體管的漏端與NMOS晶體管的漏端相連后，連接電容、第二數(shù)級(jí)反相器鏈的輸入端和電壓比較器的同相輸入端；

所述電容的另一端接地，電壓比較器的反相輸入端接輸入?yún)⒖茧娖絍ref，其輸出端接第一數(shù)級(jí)反相器鏈的輸入端。

3.如權(quán)利要求1所述的電路，其特征在于，NMOS晶體管寬長(zhǎng)比大于PMOS晶體管的寬長(zhǎng)比，所述電路產(chǎn)生的三角波為鋸齒波。

4.如權(quán)利要求1所述的電路，其特征在于，所述PMOS晶體管始終對(duì)電容進(jìn)行充電，所述電壓比較器控制所述NMOS晶體管是否對(duì)電容進(jìn)行放電。

5.如權(quán)利要求1所述的電路，其特征在于，所述第二數(shù)級(jí)反相器鏈連接示波器，用來(lái)測(cè)試波形的周期。

6.如權(quán)利要求1所述的電路，其特征在于，包括：NMOS晶體管的源端和襯底接地，柵極接輸入電平Vg，PMOS晶體管的源端和襯底接電源電壓VDD，柵極接反相器鏈的輸出端，PMOS晶體管的漏端與NMOS晶體管的漏端相連后，連接電容、第二數(shù)級(jí)反相器鏈的輸入端和電壓比較器的同相輸入端；

電容的另一端接地，電壓比較器的反相輸入端接輸入?yún)⒖茧娖絍ref，輸出端接第一數(shù)級(jí)反相器鏈的輸入端。

7.如權(quán)利要求6所述的電路，其特征在于，PMOS晶體管的寬長(zhǎng)比大于MN的寬長(zhǎng)比，所述電路產(chǎn)生的三角波為鋸齒波。

8.如權(quán)利要求6所述的電路，其特征在于，所述NMOS晶體管始終對(duì)電容進(jìn)行放電，所述電壓比較器控制PMOS晶體管是否對(duì)電容進(jìn)行充電。

9.如權(quán)利要求6所述的電路，其特征在于，所述第二數(shù)級(jí)反相器鏈連接示波器，用來(lái)測(cè)試波形的周期。

10.如權(quán)利要求1或6所述的電路，其特征在于，所述第一數(shù)級(jí)反相器鏈和第二數(shù)級(jí)反相器鏈的尺寸逐級(jí)增大以用來(lái)驅(qū)動(dòng)大電容負(fù)載。