[發(fā)明專利]改善GP CMOS器件的電性參數(shù)均一性的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310253193.7
• 申請(qǐng)日: 2013-06-24
• 公開（公告）號(hào): CN103346125A
• 公開（公告）日: 2013-10-09
• 發(fā)明（設(shè)計(jì)）人: 范洋洋;孫昌;王艷生
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 竺路玲

1.一種改善GP?CMOS器件的電性參數(shù)均一性的方法，應(yīng)用于采用應(yīng)力記憶技術(shù)的半導(dǎo)體器件制備工藝中，其特征在于，所述方法包括：

提供一表面設(shè)置有柵極結(jié)構(gòu)的襯底，且該襯底中臨近所述柵極結(jié)構(gòu)的兩側(cè)設(shè)置有漏區(qū)和源區(qū)；

制備緩沖層覆蓋所述柵極結(jié)構(gòu)的表面和所述襯底暴露的表面；

制備應(yīng)力層覆蓋所述緩沖層的表面；

對(duì)所述應(yīng)力層進(jìn)行刻蝕，以部分保留覆蓋于所述柵極結(jié)構(gòu)表面的應(yīng)力層；

采用峰值退火工藝對(duì)所述襯底和柵極進(jìn)行熱處理；

去除剩余的應(yīng)力層；

采用激光退火工藝對(duì)所述襯底和柵極進(jìn)行熱處理，以阻止所述源區(qū)和漏區(qū)中的離子進(jìn)一步擴(kuò)散。

2.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，對(duì)所述應(yīng)力層進(jìn)行刻蝕具體包括：

涂覆光刻膠覆蓋所述應(yīng)力層的上表面；

采用一定義了應(yīng)力記憶區(qū)域的掩膜板對(duì)所述光刻膠進(jìn)行光刻工藝，形成光阻圖案；

以所述光阻圖案為掩膜對(duì)所述應(yīng)力層進(jìn)行刻蝕，且刻蝕停止于所述緩沖層中；

移除所述光阻圖案。

3.如權(quán)利要求2所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，采用濕法刻蝕工藝移除所述光阻圖案。

4.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，所述激光退火工藝的溫度控制在1250℃，時(shí)間控制在200ms。

5.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，所述峰值退火工藝的溫度控制在1075℃，時(shí)間控制在220ms。

6.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，所述緩沖層的材質(zhì)為二氧化硅。

7.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，所述應(yīng)力層的材質(zhì)為氮化硅。

8.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，采用離子濺射的工藝方法制備所述緩沖層。

9.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，采用離子濺射的工藝方法制備所述應(yīng)力層。

10.如權(quán)利要求1所述的改善GP?CMOS器件的電性參數(shù)均一性的方法，其特征在于，采用干法刻蝕工藝對(duì)所述應(yīng)力層進(jìn)行刻蝕。