[發(fā)明專利]互連結構和方法

有效

• 申請?zhí)枺?/td>: 201310241836.6
• 申請日: 2013-06-18
• 公開（公告）號: CN104051414B
• 公開（公告）日: 2018-03-23
• 發(fā)明（設計）人: 蔡紓婷;楊敦年;王銓中;劉人誠;洪豐基;許慈軒;陳愉婷;林政賢;蔡雙吉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

臨時引用

本申請要求于2013年3月12日提交的美國臨時專利申請第61/777，870號，標題為“Interconnect Structure Method”的權益，其全部內容結合于此作為參考。

技術領域

本申請涉及半導體領域，更具體地，涉及互連結構和方法。

背景技術

由于各種電子器件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的不斷提高，半導體工業(yè)經歷了快速的發(fā)展。在很大程度上，通過不斷減少最小部件的尺寸(如，將半導體工藝節(jié)點縮小為20nm子節(jié)點)使更多的部件被集成到給定區(qū)域，這種集成密度得到改進。對于小型化的要求，最近的發(fā)展已經達到了更高的速度、更大的帶寬以及更低的功耗和延時，但是也需要發(fā)展更小且更具創(chuàng)造性的半導體管芯的封裝技術。

由于半導體技術的進一步發(fā)展，產生了堆疊半導體器件，其成為進一步減小半導體器件的物理尺寸的有效選擇。在一個堆疊半導體器件中，在不同的半導體晶圓上制造出有源電路(如邏輯電路)、存儲電路和處理器電路等。兩個或兩個以上的半導體晶圓可安裝在彼此的頂部，以進一步減少半導體器件的形狀因子(form factor)。

通過合適的接合技術可將兩個半導體晶圓接合在一起。常用的接合技術包括直接接合、化學活性接合、離子體活性接合、陽極接合、共晶接合、玻璃粉接合(glass frit)、粘結接合、熱壓縮接合、反應接合等。只要兩個半導體晶圓接合在一起，這兩個半導體晶圓之間的界面就可在堆疊半導體晶圓之間提供導電通路。

堆疊半導體器件的優(yōu)點在于，通過采用堆疊半導體器件可以實現更高密度。此外，堆疊半導體器件能夠實現更小的形狀因子、更低的成本、增強的性能和更低的功耗。

發(fā)明內容

為解決上述問題，本發(fā)明提供了一種設備，包括：第一半導體芯片，包括第一襯底和形成在第一襯底上方的多條第一金屬線；第二半導體芯片，接合在第一半導體芯片上，第二半導體芯片包括第二襯底和形成在第二襯底上方的多條第二金屬線；以及導電塞，連接在第一金屬線和第二金屬線之間，導電塞包括：第一部分，形成在硬掩膜層的第一側面的上方，第一部分具有第一寬度；以及第二部分，形成在硬掩膜層的第二側面的上方，第二部分具有大于或等于第一寬度的第二寬度。

其中，通過第一金屬線形成硬掩膜層。

其中，通過第一半導體芯片的再分布線形成硬掩膜層。

其中，通過第一半導體芯片的接觸件形成硬掩膜層。

其中，第一部分位于第一金屬線和第二金屬線之間；以及第二部分位于第一金屬線和第一襯底的背側之間。

其中，第一部分位于第一半導體芯片的接觸件和第二金屬線之間；以及第二部分位于第一半導體芯片的接觸件和第一襯底的背側之間。

其中，第一部分位于第一半導體芯片的再分布線和第二金屬線之間；以及第二部分位于第一半導體芯片的再分布線和第一襯底的背側之間。

此外，還提供了一種裝置，包括：第一芯片，包括：第一襯底；和多個第一互連組件，形成在第一金屬間介電層中和第一襯底的上方；第二芯片，接合在第一芯片上，第二芯片包括：第二襯底；和多個第二互連組件，形成在第二金屬間介電層中和第二襯底的上方；以及導電塞，形成為穿過第一襯底和第一金屬間介電層，并且形成為部分地穿過第二金屬間介電層，其中，導電塞連接在第一互連組件和第二互連組件之間。

該裝置進一步包括：硬掩膜層，形成在第一芯片中，硬掩膜層將導電塞分成第一部分和第二部分，其中，第一部分鄰近第一襯底；以及第一部分的寬度大于或等于第二部分的寬度。

其中，通過兩個第一互連組件形成硬掩膜層。

其中，通過第一芯片的兩個接觸件形成硬掩膜層。

其中，通過第一芯片的兩條再分布線形成硬掩膜層。

其中，導電塞由銅制成。

此外，還提供了一種方法，包括：將第一半導體晶圓接合在第二半導體晶圓上，其中，第一半導體晶圓包括第一襯底、第一金屬間介電層和第一互連結構，第一互連結構形成在第一金屬間介電層中和第一襯底的上方；以及第二半導體晶圓包括第二襯底、第二金屬間介電層和第二互連結構，第二互連結構形成在第二金屬間介電層中和第二襯底的上方；圖案化第一襯底，以在第一襯底中形成第一開口；使用蝕刻工藝并將第一互連結構用作硬掩膜層來形成第二開口，其中，第二開口被形成為穿過第一金屬間介電層并且部分地穿過第二金屬間介電層；以及在第一開口和第二開口中鍍導電材料。