[發明專利]互連結構和方法

有效

• 申請號: 201310241836.6
• 申請日: 2013-06-18
• 公開（公告）號: CN104051414B
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 蔡紓婷;楊敦年;王銓中;劉人誠;洪豐基;許慈軒;陳愉婷;林政賢;蔡雙吉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種半導體設備，包括：

第一半導體芯片，包括第一襯底和形成在所述第一襯底上方的硬掩膜層；

第二半導體芯片，接合在所述第一半導體芯片上，所述第二半導體芯片包括第二襯底和形成在所述第二襯底下方的多條第二金屬線；以及

導電塞，連接在所述硬掩膜層和所述第二金屬線之間，所述導電塞包括：

第一部分，形成在所述硬掩膜層的第一側的下方，所述第一部分具有第一寬度；

第二部分，形成在所述硬掩膜層的第二側的上方，所述第二部分具有大于所述第一寬度的第二寬度，所述硬掩膜層的第二側與所述硬掩膜層的第一側相對；以及

第三部分，形成在所述襯底中，位于所述襯底的前側和所述襯底的背側之間，所述第三部分具有大于所述第二寬度的第三寬度。

2.根據權利要求1所述的半導體設備，其中，

通過第一金屬線形成所述硬掩膜層。

3.根據權利要求1所述的半導體設備，其中，

通過所述第一半導體芯片的再分布線形成所述硬掩膜層。

4.根據權利要求1所述的半導體設備，其中，

通過所述第一半導體芯片的接觸件形成所述硬掩膜層。

5.根據權利要求2所述的半導體設備，其中，

所述第一部分位于所述第一金屬線和所述第二金屬線之間；以及

所述第二部分位于所述第一金屬線和所述第一襯底的背側之間。

6.根據權利要求4所述的半導體設備，其中，

所述第一部分位于所述第一半導體芯片的接觸件和所述第二金屬線之間；以及

所述第二部分位于所述第一半導體芯片的所述接觸件和所述第一襯底的背側之間。

7.根據權利要求3所述的半導體設備，其中，

所述第一部分位于所述第一半導體芯片的再分布線和所述第二金屬線之間；以及

所述第二部分位于所述第一半導體芯片的所述再分布線和所述第一襯底的背側之間。

8.一種半導體裝置，包括：

第一芯片，包括：

第一襯底；和

硬掩膜層，形成在第一金屬間介電層中和所述第一襯底的上方；

第二芯片，接合在所述第一芯片上，所述第二芯片包括：

第二襯底；和

多個第二互連組件，形成在第二金屬間介電層中和所述第二襯底的下方；以及

導電塞，形成為穿過所述第一襯底和所述第一金屬間介電層，并且形成為部分地穿過所述第二金屬間介電層，其中，所述導電塞連接在所述硬掩膜層和所述第二互連組件之間；

其中，所述硬掩膜層形成在所述第一芯片中，所述硬掩膜層將所述導電塞分成第一部分、第二部分和第三部分，其中，

所述第一部分鄰近所述第一襯底并且形成在所述硬掩膜層的第一側的上方；以及

所述第二部分形成在所述硬掩膜層的第二側的下方，所述硬掩膜層的第二側與所述硬掩膜層的第一側相對，所述第一部分的寬度大于所述第二部分的寬度；以及

所述第三部分形成在所述襯底中，位于所述襯底的前側和所述襯底的背側之間，所述第三部分的寬度大于所述第一部分的寬度。

9.根據權利要求8所述的半導體裝置，其中，

通過兩個第一互連組件形成所述硬掩膜層。

10.根據權利要求8所述的半導體裝置，其中，

通過所述第一芯片的兩個接觸件形成所述硬掩膜層。

11.根據權利要求8所述的半導體裝置，其中，

通過所述第一芯片的兩條再分布線形成所述硬掩膜層。

12.根據權利要求8所述的半導體裝置，其中，

所述導電塞由銅制成。