[發明專利]CMP用研磨液以及使用該研磨液的研磨方法

有效

• 申請號: 201310241746.7
• 申請日: 2009-12-10
• 公開（公告）號: CN103342986A
• 公開（公告）日: 2013-10-09
• 發明（設計）人: 佐藤英一;太田宗宏;茅根環司;野部茂;榎本和宏;木村忠廣;深澤正人;羽廣昌信;星陽介
• 申請（專利權）人: 日立化成工業株式會社
• 主分類號: C09K3/14
• 分類號: C09K3/14;B24B37/04;H01L21/3105
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 金鮮英;王未東

本申請是申請日為2009年12月10日，申請號為200980148395.7，發明名稱為《CMP用研磨液以及使用該研磨液的研磨方法》的中國專利申請的分案申請。

技術領域

本發明涉及一種在半導體晶片材料的化學機械研磨（CMP）中使用的研磨液。并特別涉及一種用于研磨設置在半導體晶片表面上的氧化硅膜的研磨液。

背景技術

在半導體制造領域中，隨著超LSI設備的高性能化，在現有技術發展趨勢的微細化技術中，兼具高集成化和高速化達到了極限。因此，正在開發一種在推進半導體元件微細化的同時，在垂直方向上也高集成化的技術，即，將配線多層化的技術。

在制造配線多層化器件（device）的過程中，最重要的技術之一包括CMP技術。CMP技術，是通過化學氣相蒸鍍（CVD）等在基板上形成薄膜后，使其表面平坦化的技術。例如，為了確保光刻（lithography）的焦點深度，通過CMP進行處理是必不可少的。當基板表面上存在有凹凸時，會產生在曝光工序中無法對焦，或無法充分形成微細配線結構等不良情況。CMP技術在器件制造過程中，還適用于如下工序：通過研磨等離子體氧化膜（BPSG、HDP－SiO₂、p－TEOS）而形成元件隔離區域的工序、形成層間絕緣膜的工序、或者在將含有氧化硅的膜埋入金屬配線中后，使插塞（例如，Al·Cu插塞）平坦化的工序等。

通常，使用能夠向研磨墊上供給研磨液的裝置進行CMP。通過一邊向基板表面和研磨墊之間供給研磨液，一邊將基板按在研磨墊上，來研磨基板表面。在CMP技術中，高性能的研磨液是要素技術之一，此前，各種研磨液的開發也在進行中（例如，參見專利文獻1）。

現有技術文獻

專利文獻

專利文獻1：日本特開2008－288537號公報

發明內容

發明要解決的問題

需要予以說明的是，在于基板上形成元件隔離區域的工序中，預先在基板表面上設置溝槽，并通過CVD等形成絕緣膜（例如，氧化硅膜）以填埋該溝槽。然后，通過CMP使絕緣膜表面平坦化，由此形成元件隔離區域。在于表面上設置了溝槽等元件隔離結構的基板上形成絕緣膜時，在絕緣膜的表面上也產生對應于元件隔離結構凹凸的凹凸。對于具有凹凸的表面，優先除去凸部，另一方面，慢慢地除去凹部，由此實現平坦化。

為了提高半導體生產的產量，優選盡可能快速地除去基板上所形成的絕緣膜的不必要部分。例如，在為了應對元件隔離區域的狹窄化而采用淺溝槽隔離（STI）時，要求以高研磨速度除去作為絕緣膜而設置在基板上的氧化硅膜的不必要部分。

然而，在使用對氧化硅膜的研磨速度快的CMP用研磨液時，研磨結束后的研磨面通常變得粗糙，存在有平坦性變差的傾向。因此，有時將絕緣膜的研磨處理分成兩個階段，并在各個工序中使用不同種類的研磨液，由此可以實現生產效率的提高。在第1工序（粗加工工序）中，使用對氧化硅膜的研磨速度高的研磨液除去氧化硅膜的大部分。在第2工序（拋光工序）中，慢慢除去氧化硅膜，并拋光至研磨面充分平坦。

在第1工序中，如上所述，要求對氧化硅膜高的研磨速度。然而，即使在使用相同的研磨液時，有時因基板表面的狀態而不能達到足夠高的研磨速度。例如，在研磨具有平坦的基板、以及設置在其表面上的平坦的氧化硅膜的晶片（氧化硅膜的無圖形晶片）時，能夠實現對氧化硅膜高的研磨速度，但在研磨表面上具有凹凸的晶片時，則不能達到期待的研磨速度。另外，通過CMP研磨氧化硅膜的機理很多地方尚未明確，并且產生這種現象的原因也不清楚。

此外，在基板表面上所形成的凹凸有多種形式。例如，因配線寬度而導致的凹凸寬度、凹凸高度或者配線的方向，隨著各工序或器件的用途而不同。目前的現狀是，以往的CMP研磨液即使能夠較好地研磨某些基板，但對于其它類型的基板，也未必能夠同樣地研磨。特別是如上所述，在將對于氧化硅膜的CMP分成兩個階段以上時，由于在第1工序中高研磨速度比平坦性優先，因而研磨速度的下降會導致生產性的下降。

本發明為解決上述問題的發明，其目的在于提供一種能夠實現對氧化硅膜足夠高的研磨速度，并且和以往的研磨液相比，不依存于基板表面狀態的高通用性的CMP研磨液以及使用該研磨液的研磨方法。

解決問題的方法