[發明專利]一種集成電路銅互連結構及其制備方法

無效

• 申請號: 201310235819.1
• 申請日: 2013-06-16
• 公開（公告）號: CN103325770A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 盧紅亮;張遠;朱尚斌;耿陽;孫清清;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于微電子技術領域，具體涉及一種基于原子層沉積鍍膜（ALD）技術的集成電路銅互連結構及其制備方法。

背景技術

隨著超大規模集成電路和特大規模集成電路的發展，器件集成度不斷提高，器件尺寸、互連線的線寬、接觸通孔大小及其它特征尺寸都將隨之減小，芯片互連成為影響芯片性能的關鍵因素。目前，銅因其比鋁更低的電阻率（低約35%）、更高的抗電遷移能力（約為鋁的2倍）以及良好的導熱性，已廣泛應用于集成電路互連工藝中。

銅在硅和氧化物中擴散都很快，一旦進入硅器件中就會成為深能級受主雜質，使器件性能退化，因此必須在二者之間增加一層阻擋層，起阻擋銅擴散和增加銅與電介質粘附性的作用，目前TaN/Ta?雙層結構廣泛的被用作Cu?擴散阻擋層、?粘附層與籽晶層。Ru是一種惰性金屬，與Ta和TaN相比，其電阻率要低許多，并且Ru與Cu的粘附性極好，所以Ru是一種有前景的Cu阻擋層材料，但是有實驗表明Ru單層擴散阻擋層在退火后會出現阻擋失效的情形，所以單層的Ru并不適合作為擴散阻擋層。

隨著集成電路尺寸的持續減小，為了能夠使得Cu?能夠有良好的填充特性，并且保證良好的可靠性，要求Cu的擴散阻擋層、粘附層與籽晶層的厚度非常薄。在32nm?技術節點，擴散阻擋層的厚度要求在2.6nm?左右，在15nm?節點，進一步減小至1.3nm?左右。因此尋找超薄的既有良好的Cu?擴散阻擋性能，又有良好的Cu?粘附性能材料是目前研究的熱點。復合結構擴散阻擋層/?粘附層是非常有潛力的材料。

目前，業界主要采用磁控濺射技術來制備擴散阻擋層和銅籽晶層，然而，隨著器件尺寸進一步縮小，介電層的厚度不會隨之等比例的縮小，導致特征深寬比增大。在填充高深寬比大于4的孔洞和溝槽時難以保證薄膜的均一性與精確的膜厚控制，因此開發新的制備擴散阻擋層和銅籽晶層的工藝對現代集成電路的發展十分重要，目前原子層淀積技術（Atomic?Layer?Deposition，ALD）具有很大的潛力。ALD技術可以實現對薄膜厚度的精確控制，由于其自限的表面反應，可對深寬比很大的表面形成均勻的覆蓋，此外通過控制不同源脈沖循環的次數比例也可以控制薄膜中不同物質的含量。

發明內容

本發明的目的是提供一種新型的集成電路銅互連結構及其制備方法，以改善Cu阻擋與粘附性能，減少工藝步驟，提高銅互連的導電性能。

本發明提供的集成電路銅互連結構，使用ALD方法交替生長TaN與Ru原子層形成的Ru-N-Ta復合結構代替傳統的TaN/Ta結構作為Cu擴散阻擋層/粘附層/籽晶層；其表達式為Ru_x(TaN)_y，其中x,?y的取值范圍是0.05-0.95，x與y之和為1。

本發明提出的集成電路銅互連結構的制備方法，具體步驟為：

（1）清洗硅基襯底（采用RCA標準工藝），在襯底上依次形成刻蝕阻擋層與絕緣介質層，使用光刻、刻蝕工藝，定位互連位置，并形成金屬溝槽、接觸孔或通孔；

（2）使用ALD方法交替生長n1層TaN與n2層Ru薄膜，不斷重復上述過程，形成Ru-N-Ta薄膜，其中n1、n2為大于等于1的整數；

（3）在Ru-N-Ta結構表面使用電鍍法或ALD方法生長Cu，獲得銅互連結構；

（4）使用化學機械拋光工藝平整化晶片表面。

?本發明所述的制備方法，Ru-N-Ta的厚度可低至1nm（即最低為1nm），填入溝槽的深寬比可高于10。

?按照本發明所述的方法，在22?nm節點后，由于尺寸已極小，可使用ALD方法直接進行銅的填充互連而不再需要電鍍銅工藝。?

?按照本發明所述的方法，通過調節x與y的值可得到較好的Cu擴散阻擋能力與粘附能力，并改善銅互連的導電性能。

?本發明所述的方法，需要使用等離子助原子層沉積（PEALD）技術。

?按照本發明所述的制備方法，所用的Ta的反應源為五（二甲胺基）鉭（PDMAT），N的反應源為氨氣（NH₃）或氫氣（H₂）或氮氫混合氣（N₂/H₂）等離子體，Ru?反應源為Ru(Cp)₂或Ru(EtCp)₂或Ru(OD)₃，并使用氧氣（O₂）或氧氣等離子體。?

本發明所述的制備方法，沉積過程中Ta?源溫度應為50~150℃，Ru源溫度應為60~140℃。反應腔溫度應保持在100~300℃。