[發明專利]一種TSV正面端部互連工藝

有效

• 申請號: 201310233922.2
• 申請日: 2013-06-13
• 公開（公告）號: CN103280427A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 戴風偉;于大全
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

1.一種TSV正面端部互連工藝，其特征在于，所述工藝包括以下步驟：

S1、采用刻蝕工藝在基底上制備若干TSV孔；

S2、在TSV孔內壁及基底表面制備絕緣層；

S3、在TSV孔中及絕緣層表面電鍍形成TSV導電柱，所述TSV導電柱由于TSV刻蝕工藝，會在端部拐角處產生應力集中區；

S4、CMP工藝，去除包括TSV導電柱在內的一定厚度的硅基底以減小或消除TSV端部拐角處的應力集中區；

S5、對TSV導電柱進行退火，使TSV導電柱凸出于基底之上一定高度；

S6、在基底及TSV導電柱表面制備鈍化層；

S7、去除部分鈍化層，使TSV導電柱頂部暴露出鈍化層；

S8、制備TSV導電柱的金屬互連結構。

2.根據權利要求1所述的工藝，其特征在于，所述步驟S1中刻蝕工藝為各向同性干法刻蝕。

3.根據權利要求1所述的工藝，其特征在于，所述步驟S3前還包括：

在絕緣層表面制備種子層。

4.根據權利要求1或3所述的工藝，其特征在于，所述步驟S4中CMP工藝包括：

去除基底表面上的多余的導電層、絕緣層、部分基底及基底內的TSV導電柱。

5.根據權利要求1所述的工藝，其特征在于，所述步驟S7中“去除部分鈍化層”采用等離子體刻蝕或CMP工藝。

6.根據權利要求1所述的工藝，其特征在于，所述步驟S8包括：

在TSV導電柱及鈍化層上制備再分布層、以及金屬焊盤或金屬凸點。