[發明專利]反熔絲結構及編程方法

有效

• 申請號: 201310231965.7
• 申請日: 2013-06-09
• 公開（公告）號: CN104240762B
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種反熔絲結構及編程方法，利用PMOS晶體管作為反熔絲結構，且所述源極和柵極與第一電壓端相連接，所述漏極和有源區與第二電壓端相連接，當需要對所述反熔絲結構進行編程時，在所述第一電壓端施加編程電壓，且將第二電壓端與接地端相連接，由于熱電子引起的穿通效應，所述PMOS晶體管的源區和漏區發生穿通，從而使得所述PMOS晶體管從原始的斷開狀態變為導通狀態，完成反熔絲結構的編程操作。由于本發明利用PMOS晶體管的熱電子引起的穿通效應形成反熔絲結構，所述編程電壓的電壓值較低，不需要形成額外的高壓晶體管，與現有的工藝兼容，且工藝難度低。

技術領域

本發明涉及半導體技術，特別涉及一種反熔絲結構及編程方法。

背景技術

基于反熔絲的半導體器件具有十分優越的性能，主要體現在以下幾個方法：（1）具有非易失性，通過編程電壓對反熔絲進行編程，編程后反熔絲由一種狀態轉變為另一種狀態，這種狀態的改變是不可逆的，并且改變后的編程狀態可以永久的保存；（2）具有抗輻射性，反熔絲是天然的抗輻射組件，它不僅可以耐受核輻射的影響，而且對外太空放入各種粒子輻射具有免疫的性能；（3）具有高可靠性，有研究表明反熔絲器件的可靠性比專用的集成電路（ASIC）的可靠性還要高一個數量級；（4）具有保密性，反熔絲編程前后發生的變化是極其微小，一般在幾十納米范圍內，另外反熔絲器件內部具有的反熔絲的個數由幾十萬到幾百萬，甚至幾千萬，因此對反熔絲器件進行逆向設計幾乎不可能；（5）具有百分百的可測性，反熔絲在編程前后表現出兩種截然不同的電特性，使用測試電路可以實現大規模反熔絲的全覆蓋測試；（6）體積小、速度快、功耗低，使用先進的半導體工藝加工手段可以將反熔絲做的極小，從而能有效降低反熔絲的自身寄生電容，另一方面，編程后的反熔絲的電阻可以小至幾十歐姆，因此反熔絲器件不僅速度快，而且功耗高。

其中，現有技術的反熔絲單元的基本結構為三明治結構，包括上下電極和位于上下電極間的反熔絲介質層。目前較為成熟的反熔絲結構主要包括：ONO（氧化硅-氮化硅-氧化硅）電熔絲、非晶硅反熔絲和柵氧化層反熔絲，其中，由于ONO電熔絲、非晶硅反熔絲的形成工藝與現有的CMOS工藝不兼容，因此最流行的反熔絲結構為柵氧化層反熔絲，利用襯底、柵氧化層和柵電極層作為反熔絲的三明治結構。但由于目前柵氧化層的厚度仍舊較大，導致對柵氧化層反熔絲進行擊穿的編程電壓較大，需要使用高壓晶體管產生編程電壓。而隨著半導體工藝節點的不斷下降，高壓晶體管的制作也會變得越來越困難。

發明內容

本發明解決的問題是提供一種反熔絲結構及編程方法，編程電壓較低。

為解決上述問題，本發明提供一種反熔絲結構，包括：半導體襯底；位于所述半導體襯底內的有源區和包圍所述有源區的淺溝槽隔離結構；橫跨所述有源區的柵極，位于所述柵極兩側有源區內的源極和漏極，所述柵極、源極、漏極和有源區構成PMOS晶體管；所述PMOS晶體管的柵極、源極與第一電壓端相連接，所述PMOS晶體管的漏極、有源區與第二電壓端相連接。

可選的，所述柵極包括位于中間位置的第一部分和位于第一部分兩側的第二部分，所述第二部分的寬度小于第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。

可選的，所述柵極包括位于中間位置的第一部分和位于第一部分兩側的第二部分，所述第二部分的寬度大于第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。

可選的，所述柵極的寬度小于500納米。

可選的，所述淺溝槽隔離結構的具體結構包括：位于所述半導體襯底內且圍繞有源區的溝槽，位于所述溝槽側壁和底部表面的墊氧化層，位于所述墊氧化層表面的氮化硅層和位于所述氮化硅層表面且填充滿所述溝槽的氧化硅材料。

可選的，所述淺溝槽隔離結構的具體結構包括：位于所述半導體襯底內且圍繞有源區的溝槽，位于所述溝槽側壁和底部表面的墊氧化層，位于所述墊氧化層表面且填充滿所述溝槽的氧化硅材料。