[發明專利]反熔絲結構及編程方法

有效

• 申請號: 201310231965.7
• 申請日: 2013-06-09
• 公開（公告）號: CN104240762B
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種反熔絲結構，其特征在于，包括：

半導體襯底；

位于所述半導體襯底內的有源區和包圍所述有源區的淺溝槽隔離結構，所述有源區為N型阱區；

橫跨所述有源區的柵極，位于所述柵極兩側有源區內的源極和漏極，所述柵極、源極、漏極和有源區構成PMOS晶體管，所述柵極包括柵氧化層、位于柵氧化層表面的柵電極，所述柵氧化層與有源區之間的界面會產生缺陷，在對所述反熔絲結構進行編程時，所述缺陷會捕獲熱電子，在柵氧化層與有源區之間的界面形成缺陷電荷區，靠近缺陷電荷區的有源區內的空穴被吸引，產生空穴的導通通路，所述空穴的導通通路與漏區相連接，使得源區和漏區發生穿通；所述柵極包括位于中間位置的第一部分和位于第一部分兩側的第二部分，通過調整所述第一部分的寬度和所述第二部分的寬度的比值，使得柵極的第一部分和第二部分能夠盡可能的同時導通；

所述PMOS晶體管的柵極、源極與第一電壓端相連接，所述PMOS晶體管的漏極、有源區與第二電壓端相連接。

2.如權利要求1所述的反熔絲結構，其特征在于，所述第二部分的寬度小于第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。

3.如權利要求1所述的反熔絲結構，其特征在于，所述柵極的寬度小于500納米。

4.如權利要求1所述的反熔絲結構，其特征在于，所述淺溝槽隔離結構的具體結構包括：位于所述半導體襯底內且圍繞有源區的溝槽，位于所述溝槽側壁和底部表面的墊氧化層，位于所述墊氧化層表面的氮化硅層和位于所述氮化硅層表面且填充滿所述溝槽的氧化硅材料。

5.如權利要求1所述的反熔絲結構，其特征在于，所述淺溝槽隔離結構的具體結構包括：位于所述半導體襯底內且圍繞有源區的溝槽，位于所述溝槽側壁和底部表面的墊氧化層，位于所述墊氧化層表面且填充滿所述溝槽的氧化硅材料。

6.如權利要求1所述的反熔絲結構，其特征在于，所述第一電壓端與編程第二電壓端相連接，所述第二電壓端與接地端相連接。

7.如權利要求6所述的反熔絲結構，其特征在于，所述第一電壓端通過控制開關與編程電壓端相連接。

8.如權利要求6所述的反熔絲結構，其特征在于，所述第二電壓端通過控制開關與接地端相連接。

9.如權利要7或8所述的反熔絲結構，其特征在于，所述控制開關為NMOS晶體管或PMOS晶體管。

10.一種對如權利要求1所述反熔絲結構的編程方法，其特征在于，包括：所述柵氧化層與有源區之間的界面會產生缺陷，在對所述反熔絲結構進行編程時，所述第一電壓端施加編程電壓，且所述第二電壓端接地，所述缺陷會捕獲熱電子，在柵氧化層與有源區之間的界面形成缺陷電荷區，靠近缺陷電荷區的有源區內的空穴被吸引，產生空穴的導通通路，所述空穴的導通通路與漏區相連接，使得源區和漏區發生穿通，由于熱電子引起的穿通效應，所述PMOS晶體管的源區和漏區發生穿通，使得所述PMOS晶體管導通，完成反熔絲結構的編程操作。

11.如權利要求10所述的編程方法，其特征在于，所述編程電壓為脈沖電壓或持續電壓。

12.如權利要求10所述的編程方法，其特征在于，所述編程電壓的電壓為PMOS晶體管的工作電壓絕對值的1～2倍。