[發(fā)明專利]半導體器件中側(cè)墻的制造方法

有效

• 申請?zhí)枺?/td>: 201310215052.6
• 申請日: 2013-05-31
• 公開（公告）號: CN103280408A
• 公開（公告）日: 2013-09-04
• 發(fā)明（設計）人: 荊泉;許進;任昱;呂煜坤;張旭升
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/66
• 代理公司: 上海天辰知識產(chǎn)權(quán)代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種可自動修正由于介質(zhì)膜淀積厚度偏差而產(chǎn)生的不良影響的側(cè)墻制造方法。

背景技術

在典型的半導體器件制造工藝中，在輕摻雜漏（LDD）注入工藝之后需要制作介質(zhì)側(cè)墻（Spacer）來環(huán)繞多晶硅柵，防止更大計量的源漏注入而過于接近溝道，以避免可能發(fā)生的源漏穿通。

側(cè)墻主要是指在柵氧周圍生長出的自對準的絕緣結(jié)構(gòu)，用以保護柵氧，減少漏電流，降低熱載流子效應。而側(cè)墻刻蝕工藝則是通過等離子刻蝕技術對已經(jīng)沉積在晶圓表面的膜質(zhì)回刻，從而在晶圓表面凸起的圖形-柵極的兩側(cè)形成一定厚度的側(cè)墻保護。側(cè)墻的厚度與后續(xù)源漏極的離子注入過程直接相關，直接影響到晶圓的電學特性。

在半導體生產(chǎn)線中，側(cè)墻刻蝕后的線寬量測會受到前層介質(zhì)膜淀積工藝偏差造成的側(cè)墻厚度變化的影響，當柵介質(zhì)膜淀積厚度超出產(chǎn)品規(guī)格時，后續(xù)的側(cè)墻線寬也會隨之超規(guī)格，從而影響到源漏離子注入?yún)^(qū)域到柵極的有效溝道長度，進而對最終的晶圓電學特性產(chǎn)生影響。實驗說明，側(cè)墻寬度的變化（nm）與產(chǎn)品電學特性值的偏移（Idsat（μA/μm）），兩者存在線性關系。因此需要調(diào)節(jié)側(cè)墻刻蝕程式，在側(cè)墻刻蝕過程中保證側(cè)墻厚度的穩(wěn)定性，從而減弱或消除介質(zhì)膜淀積工藝偏移對產(chǎn)品電學特性帶來的影響。

當介質(zhì)膜淀積厚度超出規(guī)格后，現(xiàn)有技術給出了兩種處理方法和后果：

1.繼續(xù)流片，導致刻蝕后側(cè)墻寬度變化，導致產(chǎn)品電學特性參數(shù)不穩(wěn)定；

2.導致產(chǎn)品電學特性也超出規(guī)格，則必須廢棄，造成生產(chǎn)線廢片率提高，造成經(jīng)濟損失。

中國專利CN100490089C提供了一種斜肩式側(cè)墻的刻蝕方法，包括頂層氮化硅的主刻蝕和氮化硅的過刻蝕。但是，該專利無法對側(cè)墻寬度進行即時準確的控制和調(diào)節(jié)，無法實行自動修正柵極線寬偏移影響的功能。

發(fā)明內(nèi)容

為了解決上述現(xiàn)有技術存在的問題，本發(fā)明提供了一種可自動修正由于介質(zhì)膜淀積厚度偏差而產(chǎn)生的不良影響的側(cè)墻制造方法。

本發(fā)明半導體器件中側(cè)墻的制造方法包括以下步驟：

步驟S01，在柵極上依次淀積第一介質(zhì)膜和第二介質(zhì)膜，量取第二介質(zhì)膜淀積后的成膜厚度，與標準厚度規(guī)格相減，得到厚度調(diào)整值；

步驟S02，對第二介質(zhì)膜進行主刻蝕；

步驟S03，對第二介質(zhì)膜進行過刻蝕；

步驟S04，對第二介質(zhì)膜進行調(diào)整刻蝕：根據(jù)該厚度調(diào)整值以及刻蝕速率，得到調(diào)整刻蝕的刻蝕時間，以該刻蝕時間對第二介質(zhì)膜進行再次刻蝕，得到寬度符合標準的側(cè)墻。

進一步地，步驟S01采用光學測量儀實時量取第二介質(zhì)膜厚度。

進一步地，步驟S02采用終點檢測系統(tǒng)對刻蝕終點進行判斷，步驟S03采用對第二介質(zhì)膜高選擇比的刻蝕介質(zhì)進行刻蝕。

進一步地，步驟S04采用化學刻蝕，并采用先進工藝控制系統(tǒng)（APC）對第二介質(zhì)膜厚度的光學測量值進行實時監(jiān)控，并實時對調(diào)整刻蝕的時間進行計算。

進一步地，第二介質(zhì)膜淀積后的厚度為W1，標準厚度為W0，厚度調(diào)整值為ΔW=W1-W0，調(diào)整刻蝕步驟的刻蝕速率為R，則步驟S04的調(diào)整刻蝕時間為t=ΔW/R。

進一步地，該第一介質(zhì)膜是氧化硅，第二介質(zhì)膜是氮化硅。

本發(fā)明提出了一種先進的自動修正前層介質(zhì)膜淀積工藝偏差影響的側(cè)墻刻蝕技術。通過在傳統(tǒng)的側(cè)墻刻蝕工藝中增加一步可調(diào)節(jié)側(cè)墻厚度的化學刻蝕步驟，對前段介質(zhì)膜淀積工藝造成的側(cè)墻厚度偏移進行反向修正，從而使最終的側(cè)墻寬度達到產(chǎn)品的規(guī)格。同時使用先進工藝控制（APC）技術，實現(xiàn)側(cè)墻刻蝕工藝的反向自動修正。本發(fā)明消除傳統(tǒng)工藝中，由于介質(zhì)膜淀積工藝的偏移對后續(xù)離子注入工藝注入面積的影響，進而造成產(chǎn)品電學特性的不穩(wěn)定性，甚至有廢片的風險。通過側(cè)墻刻蝕工藝的自動修正方法，也提高產(chǎn)品電學特性和良率的穩(wěn)定性。

具體實施方式

第一實施例

本實施例中，半導體器件中側(cè)墻的制造方法包括以下步驟：

步驟S01，提供襯底，具有多個多晶硅柵，在每個多晶硅柵上依次淀積氧化硅膜和氮化硅膜，利用光學測量儀實時量取氮化硅膜的厚度55μm，與預設的標準厚度規(guī)格50μm相減，得到厚度調(diào)整值5μm；

步驟S02，對氮化硅膜進行主刻蝕，通過調(diào)整電擊的功率、腔體的壓力和反應氣體的流量比例，使得各向同性刻蝕的趨勢增加，刻蝕介質(zhì)可選用四氟甲烷、三氟甲烷、氧氣和氬氣；采用終點檢測系統(tǒng)對刻蝕終點進行判斷，刻蝕一達到氧化硅界面就進入下一步驟；