[發明專利]MOS開關

無效

• 申請號: 201310214529.9
• 申請日: 2013-05-31
• 公開（公告）號: CN103457588A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: C·科佐里諾
• 申請（專利權）人: 快捷半導體（蘇州）有限公司;快捷半導體公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京派特恩知識產權代理事務所(普通合伙) 11270
• 代理人: 武晨燕;張穎玲

1.一種開關系統，包括：

開關，其具有：低阻態，被配置為將第一節點處的輸入信號連接至第二節點；以及，高阻態，被配置為使所述第一節點處的所述輸入信號與所述第二節點隔離；以及

判優電路，被配置為在輸入端接收電源電壓以及所述輸入信號，以及在輸出端提供所述電源電壓和所述輸入信號二者中的較高電壓；

其中，所述判優電路被配置為在所述輸入信號的電壓低于所述電源電壓時，使所述輸入信號與地隔離。

2.根據權利要求1所述的開關系統，其中，所述判優電路被配置為在所述開關處于所述低阻態時，使所述輸入信號與地隔離。

3.根據權利要求1所述的開關系統，其中，所述開關包括第一晶體管和第二晶體管，所述第一晶體管和第二晶體管均具有：低阻態，被配置為將所述第一節點處的所述輸入信號連接至所述第二節點；以及，高阻態，被配置為使所述第一節點處的所述輸入信號與所述第二節點隔離。

4.根據權利要求3所述的開關系統，

其中，所述第一晶體管包括具有柵極、源極和漏極的p溝道晶體管，并且所述第一節點包括所述第一晶體管的所述源極；以及

其中，所述第二晶體管包括具有柵極、源極和漏極的n溝道晶體管，并且所述第一節點包括所述第二晶體管的所述源極。

5.根據權利要求4所述的開關系統，還包括：第三晶體管，被配置為接收使能信號，以及利用所述使能信號選擇性地將所述第一晶體管的所述柵極接地。

6.根據權利要求4所述的開關系統，還包括：電阻器，被配置為將所述判優電路的所述輸出端連接至所述第一晶體管的所述柵極；

其中，所述第一晶體管的塊體連接至所述判優電路的所述輸出端。

7.根據權利要求4所述的開關系統，其中，所述第二節點包括所述第一晶體管的所述漏極以及所述第二晶體管的所述漏極。

8.根據權利要求1所述的開關系統，

其中，所述判優電路包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管均具有柵極、源極和漏極；

其中，所述第四晶體管的所述漏極被配置為接收所述電源電壓；

其中，所述第四晶體管的所述柵極被配置為接收所述輸入信號；

其中，所述第五晶體管的所述漏極被配置為接收所述輸入信號；

其中，所述第五晶體管的所述柵極被配置為接收所述電源電壓；

其中，所述第四晶體管的所述源極被連接至所述第五晶體管的所述源極，并被配置為提供所述電源電壓和所述輸入信號二者中的較高電壓。

9.一種開關方法，包括：

利用處于低阻態的開關，選擇性地將第一節點處的輸入信號連接至第二節點，以及利用處于高阻態的所述開關，使所述第一節點處的所述輸入信號與所述第二節點隔離；

在判優電路處接收電源電壓以及輸入電壓；

在所述判優電路的輸出端提供所述電源電壓和所述輸入信號二者中的較高電壓；以及

在所述輸入信號的電壓低于所述電源電壓時，利用所述判優電路的所述輸出端使所述輸入信號與地隔離。

10.根據權利要求9所述的開關方法，還包括：在所述開關處于所述低阻態時，利用所述判優電路的所述輸出端使所述輸入信號與地隔離。

11.根據權利要求9所述的開關方法，

其中，所述開關包括第一晶體管和第二晶體管；

其中，所述選擇性地將所述第一節點連接至所述第二節點包括：利用處于低阻態的所述第一和第二晶體管；以及

其中，所述選擇性地使所述第一節點與所述第二節點隔離包括：利用處于高阻態的所述第一和第二晶體管。