[發明專利]半導體封裝件及其制法

有效

• 申請號: 201310213682.X
• 申請日: 2013-05-31
• 公開（公告）號: CN104183555B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 邱志賢;蔡宗賢;楊超雅;陳嘉揚;鄭志銘;朱育德
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L21/58
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種半導體封裝件及其制法，該半導體封裝件，包括：線路板、設于該線路板上的承載件、設于該承載件上的射頻芯片、電性連接該電極墊與該線路板的多個高位焊線、以及包覆該承載件、高位焊線與射頻芯片的絕緣層。通過架高該射頻芯片，以利于在該線路板上置放組件及高頻布線，而達到高度整合無線系統級封裝模塊的目的。

技術領域

本發明涉及一種半導體封裝件的制法，尤指一種能提升產品可靠度的半導體封裝件的制法。

背景技術

由于電子產業的蓬勃發展，大部分的電子產品均不斷朝小型化、輕量化和高速化的目標邁進，其中更有不少電子產品必須使用射頻芯片，例如將射頻芯片與數字IC、射頻芯片與數字訊號處理器(Digital Signal Processor,DSP)、或射頻芯片與基頻芯片(BaseBand,BB)等整合在一起，藉以達到小型化或高速化的目標。

現有多芯片封裝構造已有許多型態，為達到較小表面接合面積，一般以堆棧方式將多個芯片相互堆棧于一基板上，當采用打線接合的方式電性連接該些芯片與該基板時，將該些芯片的主動面朝上堆棧，以利多個焊線的連接，例如，將一虛芯片(dummy die)設于兩相鄰芯片之間，或者，以一膠狀粘著劑(paste adhesive)或膠膜間隔兩相鄰的芯片，以提供該些焊線足夠的線弧高度。

圖1為現有半導體封裝件1的剖面示意圖。如圖1所示，該半導體封裝件1包含一線路板10、設于該線路板10上的一射頻芯片12、設于該射頻芯片12上的一虛芯片11、設于該虛芯片11上的一半導體芯片14、電性連接該半導體芯片14與該線路板10的多個第一焊線140、電性連接該射頻芯片12與該線路板10的多個第二焊線13及包覆該虛芯片11、半導體芯片14、第一焊線140、射頻芯片12及第二焊線13的封裝膠體16，其中，該虛芯片11可提供一間距，以使該第二焊線13具有足夠的線弧高度。

然而，該射頻芯片12的射頻電路為敏感區域(尤其當該射頻芯片12為高頻率芯片或無線射頻芯片時)，所以會有干擾(interference)、熱量(thermal)等因素影響效能，因而限制布線的靈活度與組件的擺放空間，致使無法實現高整合的無線(wireless)系統級(System in Package,SiP)封裝模塊。

此外，該射頻芯片12與該半導體芯片14的堆棧會使兩者間訊號互相干擾而產生噪聲，尤其當該射頻芯片12為高頻率芯片或無線射頻芯片時，對于該半導體芯片14的干擾程度更為嚴重。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明的主要目的為提供一種半導體封裝件及其制法，以達到高度整合無線系統級封裝模塊的目的。

本發明的半導體封裝件，包括：一線路板；承載件，其設于該線路板上；射頻芯片，其設于該承載件上，該射頻芯片具有相對的主動面與非主動面，該主動面上具有多個電極墊，且該非主動面結合至該承載件上；多個高位焊線，其電性連接該電極墊與該線路板；以及絕緣層，其設于該線路板上，以包覆該承載件、高位焊線與射頻芯片。

本發明還提供一種半導體封裝件的制法，包括：提供一線路板，該線路板上具有承載件；設置射頻芯片于該承載件上，該射頻芯片具有相對的主動面與非主動面，該主動面上具有多個電極墊，且該非主動面結合至該承載件上；形成多個高位焊線于該電極墊上，以令該些高位焊線電性連接該電極墊與該線路板；以及形成絕緣層于該線路板上，以包覆該承載件、高位焊線與射頻芯片。

前述的半導體封裝件及其制法中，該承載件為功能性芯片、虛芯片、散熱片或絕緣體。

前述的半導體封裝件及其制法中，該射頻芯片的寬度大于該承載件的寬度，以于該射頻芯片與該線路板之間形成容置空間。此外還包括至少一半導體組件，其設于該線路板上，例如，位于該容置空間中或位于該承載件的周圍。