[發明專利]PMOS設備的中原位摻雜硅鍺接合

在審

• 申請號: 201310205234.5
• 申請日: 2013-05-29
• 公開（公告）號: CN103456693A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: J·亨治爾;S·Y·翁;S·弗萊克豪斯基;T·沙伊普
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L29/08;H01L27/092
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本揭露是關于具有嵌入式硅鍺(SiGe)源極/漏極區的半導體裝置。本揭露尤其是可應用于使用28奈米技術裝設(gate)第一高介電常數金屬柵極(HKMG)裝置。

背景技術

在現代的CMOS技術里，嵌入式硅鍺源極/漏極區在PFET裝置中為一種標準規格，因為它們能夠通過將單軸應變引入信道中而改良性能。嵌入式硅鍺整合是發生于絕緣層覆硅基板的主要程序前期以及于體硅基板之后期程序，其利用HKMG柵極先置(HKMG?gate?first)以及HKMG柵極后置(HKMG?gate?last)兩種技術。該嵌入式硅鍺的整合，尤其于28奈米技術上是于先前的制造程序中被使用，以使轉移進入信道的應變能夠最大化，并因此改良性能。

HKMG柵極后置技術一般是使用后期摻硼硅鍺，而HKMG柵極先置程序，尤其是對32奈米以及28奈米技術而言，是優先形成該柵極以通過未摻雜的非Σ形凹陷得到該裝置最大化的性能。由于此種整合的類型，許多問題隨之產生。以該柵極先置HKMG的封裝為例，其因而出現良率問題、程序復雜度的增加使得必需增加額外步驟，諸如形成犧牲氧化物間隔與分離可拋棄式間隔，以及干式氮化物蓋的移除，這些程序都相當昂貴。

因此需要有能夠實現制造低功耗高性能并具有嵌入式硅鍺源極/漏極區的PMOS裝置與柵極先置HKMG電極封裝的方法以及其所產生的裝置。

發明內容

本揭露的一個方面為形成具有嵌入式硅鍺(eSiGe)的HKMG?CMOS裝置于PMOS內的方法，其通過在形成嵌入式硅鍺期間封裝該PMOS金屬柵極并使用硬掩模遮蓋NMOS。

本揭露的另一方面為PMOS中具有嵌入式硅鍺的HKMG?CMOS裝置。

本揭露的額外方面及其它技術特征將通過以下內容說明，熟悉此技藝的人士可由本說明書及權利要求書所揭示的內容輕易地了解本發明的其它優點及功效。

依據本揭露，可達成其技術效果的方法包含：形成第一及第二HKMG柵極堆棧于基板上，各個HKMG柵極堆棧是包含二氧化硅蓋；形成延伸區于該第一HKMG柵極堆棧的相對側；形成氮化物襯墊以及氧化物間隔于該第一及第二HKMG柵極堆棧的各側上；形成硬掩模于該第二HKMG柵極堆棧上方；形成嵌入式硅鍺于該第一HKMG柵極堆棧的相對側；移除該硬掩模；形成共形的襯墊以及氮化物間隔于各該第一及第二HKMG柵極堆棧的氧化物間隔上；以及形成深源極/漏極區于該第二HKMG柵極堆棧的相對側。

本揭露的方面包含形成氮化硅(SiN)的氮化物襯墊、二氧化硅的氧化物間隔以及氮化硅的氮化物間隔。其它方面是包含該第一及第二HKMG柵極堆棧，其各自還包含高介電常數的介電質、功函數金屬(work?function?metal)以及多晶硅(poly-Si)。另一方面是包含形成該嵌入式硅鍺前的預清洗；以及最佳化該預清洗以保護該二氧化硅間隔以及二氧化硅蓋。其它方面包含形成嵌入式硅鍺于該第一HKMG柵極堆棧的各側，其通過：利用氫氧化四甲基銨(TMAH)濕蝕刻于該基板中形成凹陷；以及磊晶成長硅鍺于該凹陷中。另外的方面包含將硼摻雜物原位植入該嵌入式硅鍺中，例如使用梯度摻雜分布。其它方面包含于形成該硬掩模后或是直接在形成該凹陷后形成暈區域于該第一柵極堆棧的相對側，以及直接在形成該氧化物間隔或移除該硬掩模后形成暈與延伸區域于該第二柵極堆棧的相對側。額外的方面包含進行退火以活化植入的摻雜物。另一方面包含于退火后移除該二氧化硅蓋。又一方面包含于該源極/漏極區、該嵌入式硅鍺以及該第一及第二HKMG柵極堆棧上形成硅化物。其它方面包含利用磷酸(H₃PO₄)濕蝕刻或利用干蝕刻移除該硬掩模。另一方面包含形成信道硅鍺區于該第一HKMG柵極堆棧下方。

本揭露的另一方面為一種裝置，其包含：第一及第二HKMG柵極堆棧，其各自包含高介電常數的介電質、功函數金屬以及多晶硅；相繼形成于各該第一及第二HKMG柵極堆棧各側上的氮化物襯墊、氧化物間隔、共形的襯墊以及氮化物間隔；于該氮化物襯墊之前所形成的位于該第一HKMG柵極堆棧相對側的延伸區；位于該第一HKMG柵極堆棧相對側的嵌入式硅鍺，其利用于該第二柵極堆棧上方的硬掩模而形成于該共形的襯墊前；以及位于該第二HKMG柵極堆棧相對側的深源極/漏極區，其利用該氮化物間隔作為軟掩模所形成。