[發明專利]增加對電遷移的阻力的結構

有效

• 申請號: 201310204126.6
• 申請日: 2013-05-28
• 公開（公告）號: CN103681555A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 陳憲偉;郭宏瑞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明涉及半導體技術領域，更具體地，涉及增加對電遷移的阻力的結構。

背景技術

隨著半導體器件的最小部件尺寸縮減和相鄰金屬線的間距減小，諸如高加速溫度/濕度應力試驗(HAST)失敗、增加電遷移和應力遷移的可靠性問題變得更加嚴重。器件尺寸的縮減和金屬間距和寬度的減小導致電阻和電流密度提高。電流密度提高可能使金屬生長金屬枝晶(metallic?dendrite)的速率提高，這會減小相鄰金屬線之間的間距，并最終造成短路。

一種防止因這種短路而導致互連失敗發生的方式是增加金屬間距。由于器件將繼續縮減，因此增大金屬間距是不切實際的。作為可選的方式，可通過對金屬施加各種表面處理來減少金屬橋接短路，例如，已經發現將金屬層暴露到氨水(NH₃)中減少沿界面的金屬擴散。將摻雜劑引入金屬層內也限制擴散。可惜的是，這些用于減小金屬擴散速率的技術明顯提高了金屬層的電阻。

因此，需要新型的結構或者改進的工藝實現制造包括金屬互連件的半導體器件。需要減少金屬橋接的新型結構或者工藝。本發明提供了這種新型結構和工藝。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種器件，包括：

襯底；

位于所述襯底上方的多個層間介電層；

位于所述襯底上方的多個金屬層；

位于所述多個層間介電層和所述多個金屬層上方的第一聚合物層；

其中，所述第一聚合物層具有第一表面、與所述第一表面在相同側的第二表面以及與所述第一表面相對的第三表面，所述第一表面和所述第二表面的深度差為大約或者大于1um；

位于所述第一聚合物層的所述第一表面上的多根金屬線；以及

位于所述多根金屬線和所述第一聚合物層上的第二聚合物層。

在可選實施例中，所述器件進一步包括位于所述多根金屬線的側壁和所述第二聚合物層之間的非金屬材料層。

在可選實施例中，所述非金屬材料層包括氮化硅、氧化硅、氧氮化硅、碳化硅、碳氮化硅或者它們的組合。

在可選實施例中，所述第一聚合物層包括聚酰亞胺、聚苯并惡唑、硅樹脂、苯并環丁烯、環氧樹脂、合成樹脂或者它們的組合。

在可選實施例中，所述第二聚合物層包括聚酰亞胺、聚苯并惡唑、硅樹脂、苯并環丁烯、環氧樹脂、合成樹脂或者它們的組合。

在可選實施例中，所述多根金屬線由銅、鉭、鋁、鈦、金或者它們的組合制成。

在可選實施例中，所述銅通過電鍍或者噴鍍工藝形成。

在可選實施例中，所述多根金屬線中的兩根相鄰金屬線之間的間距小于約20um。

在可選實施例中，所述層間介電層包括低k介電材料，并且所述低k介電材料的介電常數小于約3。

根據本發明的另一方面，還提供了一種器件，包括：

襯底；

位于所述襯底上方的多個層間介電層；

位于所述襯底上方的多個金屬層；

位于所述多個層間介電層和所述多個金屬層上方的第一聚合物層；

位于所述第一聚合物層的第一表面上的多根金屬線；

位于所述多根金屬線上的第二聚合物層；以及

位于所述多根金屬線的側壁和所述第二聚合物層之間的抗電遷移層。

在可選實施例中，所述多根金屬線由銅、鉭、鋁、鈦、金或者它們的組合制成。

在可選實施例中，所述銅通過電鍍或者噴鍍工藝形成。

在可選實施例中，所述第一聚合物層具有第一表面、與所述第一表面在相同側的第二表面以及與所述第一表面相對的第三表面，并且所述第一表面和所述第二表面的深度差為大約或者大于1um。

在可選實施例中，所述抗電遷移層為金、鎳、鉑、錫、鈦、鈀、氮化鈦、鎢、銀、鍺、銦或者它們的組合。

在可選實施例中，所述第一聚合物層包括聚酰亞胺、聚苯并惡唑、硅樹脂、苯并環丁烯、環氧樹脂、合成樹脂或者它們的組合。

在可選實施例中，所述第二聚合物層包括聚酰亞胺、聚苯并惡唑、硅樹脂、苯并環丁烯、環氧樹脂、合成樹脂或者它們的組合。

在可選實施例中，所述多根金屬線的兩根相鄰金屬線之間的間距小于約20um。

根據本發明的又一方面，還提供了一種形成器件的方法，包括：

提供襯底；

在所述襯底上方形成多個層間介電層；

在所述襯底上方形成多個金屬層；