[發明專利]靜電放電保護結構有效
| 申請號: | 201310193679.6 | 申請日: | 2013-05-22 |
| 公開(公告)號: | CN104183593B | 公開(公告)日: | 2017-08-25 |
| 發明(設計)人: | 甘正浩 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L27/02 | 分類號: | H01L27/02 |
| 代理公司: | 北京集佳知識產權代理有限公司11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 靜電 放電 保護 結構 | ||
技術領域
本發明涉及半導體領域,特別涉及一種靜電放電保護結構。
背景技術
隨著半導體芯片的運用越來越廣泛,半導體芯片所涉及到的靜電損傷也越來越廣泛。現在有很多種靜電放電保護結構的設計和應用,通常包括:柵接地的N型場效應晶體管(Gate Grounded NMOS,GGNMOS)保護電路、二極管保護電路、可控硅(Silicon Controlled Rectifier,SCR)保護電路等。
其中,柵接地的N型場效應晶體管(Gate Grounded NMOS,GGNMOS)保護電路的電路圖如圖1所示,所述多個柵接地的N型場效應晶體管10位于外部電路11和芯片內部電路12之間,且所述柵接地的N型場效應晶體管10的漏極分別與外部電路11和芯片內部電路12相連接,外部電路11產生的靜電電流通過所述柵接地的N型場效應晶體管10流向地,外部電路11的靜電電壓較低,不會使得所述芯片內部電路12受到的電壓太高,所述芯片內部電路12不會被高電壓損毀。
所述柵接地的N型場效應晶體管的結構如圖2所示,由于所述晶體管為N型場效應晶體管,所述柵接地的N型場效應晶體管的源極22、漏極21為N型,所述襯底20為P型,所述漏極21、襯底20、源極22形成一個寄生的NPN三極管24,所述源極22為寄生三極管24的發射極,所述漏極21為寄生三極管24的集電極,所述襯底20為寄生三極管24的基區,其中,所述源極22、襯底20、柵極23接地。由于外部電路的靜電電壓使得所述柵接地的N型場效應晶體管的漏極電壓不斷上升,當所述漏極電壓高于漏極21、襯底20兩者之間的PN結的擊穿電壓時,從漏極21到襯底20將產生一個較大的擊穿電流。由于所述襯底20接地,所述擊穿電流也將流向地,但由于從漏極21邊緣的襯底20到接地的襯底20之間會有部分寄生電阻25,所述擊穿電流在該寄生電阻25上流過會產生電勢差,使得源極22與襯底20靠近源漏極的部分存在電勢差,從而使得源極22、襯底20、漏極21所形成的NPN三極管24開啟,形成漏極電流,將漏極21的積累的靜電電荷從源極22流走。且三極管具有電流放大作用,可以提高漏極電流的泄放能力,從而使得漏極電壓可以很快地下降,保護芯片內部電路不被靜電電壓損毀。
由于靜電電流通常很大,現有技術中通常將多個GGNMOS晶體管并聯在一起作為靜電放電保護結構以提高靜電放電能力。但是出于版圖設計考慮,現有的接地的連接區通常統一位于GGNMOS晶體管的最外側,使得現有技術中的不同位置的GGNMOS晶體管對應的寄生電阻各不相同,使得源極與襯底靠近源漏極部分的電勢差也各不相同,所述源極、襯底、漏極所形成的寄生NPN三極管不會同時開啟,使得現有的靜電放電保護結構中多個GGNMOS晶體管的導通均勻性較差。當其中部分GGNMOS晶體管導通后,其他的就不容易導通,會嚴重影響靜電放電保護結構的能力,可能會導致放電電流過高而燒毀,且如果只有部分GGNMOS晶體管被導通,那么未導通GGNMOS晶體管就無法起到保護作用,減低了靜電保護的能力。
發明內容
本發明解決的問題是提供一種靜電放電保護結構,可以提高靜電放電保護結構的導通均勻性和響應速度,提高靜電保護能力。
為解決上述問題,本發明提供一種靜電放電保護結構,包括:半導體襯底;位于所述半導體襯底表面并列設置的若干NMOS晶體管,位于所述半導體襯底內的第一連接區和第一N型阱區,所述第一N型阱區位于所述第一連接區和NMOS晶體管之間;所述第一N型阱區、NMOS晶體管的漏極與靜電放電輸入端相連接,所述NMOS晶體管的源極與接地端相連接,所述第一連接區與NMOS晶體管的柵極相連接。
可選的,還包括第二N型阱區,所述第二N型阱區位于相鄰的NMOS晶體管之間。
可選的,所述第二N型阱區位于兩個相鄰NMOS晶體管的源極之間。
可選的,還包括,位于兩個相鄰NMOS晶體管的源極之間的兩個第二N型阱區和位于所述兩個第二N型阱區之間的第二連接區。
可選的,每兩個NMOS晶體管之間具有第二N型阱區。
可選的,所述第一N型阱區和第二N型阱區的摻雜深度、摻雜濃度相同。
可選的,還包括,位于所述半導體襯底內的P型阱區,所述NMOS晶體管的源極和漏極位于所述P型阱區內。
可選的,所述P型阱區和第一連接區的摻雜深度、摻雜濃度相同。
可選的,還包括:位于所述N型阱區內的第一N型重摻雜區,所述第一N型重摻雜區的摻雜濃度大于N型阱區的摻雜濃度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310193679.6/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





