[發明專利]晶片封裝體及其形成方法

有效

• 申請號: 201310192924.1
• 申請日: 2013-05-22
• 公開（公告）號: CN103420322A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 黃郁庭;張恕銘;何彥仕;劉滄宇
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81C1/00
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明有關于晶片封裝體，且特別是有關于微機電系統晶片封裝體(MEMS?chip?packages)。

背景技術

隨著電子產品朝向輕、薄、短、小發展的趨勢，半導體晶片的封裝結構也朝向多晶片封裝(multi-chip?package,MCP)結構發展，以達到多功能和高性能要求。多晶片封裝結構將不同類型的半導體晶片，例如邏輯晶片、模擬晶片、控制晶片、存儲器晶片、微機電系統晶片，整合在單一封裝基底之上。

隨著元件密度的提升，晶片封裝體底部上的導電凸塊的密度亦隨之提升。如何在有限空間中設置所需的導電凸塊已成為重要課題。

發明內容

本發明一實施例提供一種晶片封裝體，包括：一第一半導體基底；一第二半導體基底，設置于該第一半導體基底之上，其中該第二半導體基底包括一下半導體層、一上半導體層、及位于該下半導體層與該上半導體層之間的一絕緣層，且部分的該下半導體層電性接觸該第一半導體基底上的至少一接墊；一信號導電結構，設置于該第一半導體基底的一下表面之上，該信號導電結構電性連接該第一半導體基底上的一信號接墊；以及一導電層，設置于該第二半導體基底的該上半導體層之上，且電性連接該下半導體層的與該第一半導體基底上的該至少一接墊電性接觸的該部分。

本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一第一半導體基底；提供一第二半導體基底，該第二半導體基底包括一下半導體層、一上半導體層、及位于該下半導體層與該上半導體層之間的一絕緣層；將該第二半導體基底接合于該第一半導體基底之上而使部分的該下半導體層電性接觸該第一半導體基底上的至少一接墊；于該第二半導體基底的該上半導體層之上形成一導電層，其中該導電層電性連接該下半導體層的與該第一半導體基底上的該至少一接墊電性接觸的該部分；以及于該第一半導體基底的一下表面之上形成一信號導電結構，其中該信號導電結構電性連接該第一半導體基底上的一信號接墊。

本發明的晶片封裝體的下表面上的導電凸塊的分布密度可得到舒緩。

附圖說明

圖1A-1J顯示根據本發明一實施例的晶片封裝體的制程剖面圖。

圖2顯示根據本發明一實施例的晶片封裝體的剖面圖。

具體實施方式

以下將詳細說明本發明實施例的制作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。本領域技術人員自本發明的申請專利范圍中所能推及的所有實施方式皆屬本發明所欲揭露的內容。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。

本發明一實施例的晶片封裝體可用以封裝各種晶片及/或多晶片的堆疊。例如，其可用于封裝各種包含有源元件或無源元件(active?or?passive?elements)、數字電路或模擬電路(digital?or?analog?circuits)等集成電路的電子元件(electronic?components)，例如是有關于光電元件(opto?electronic?devices)、微機電系統(Micro?Electro?Mechanical?System;MEMS)、微流體系統(micro?fluidic?systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical?Sensor)。特別是可選擇使用晶圓級封裝(wafer?scale?package;WSP)制程對影像感測元件、發光二極管(light-emitting?diodes;LEDs)、太陽能電池(solar?cells)、射頻元件(RF?circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro?actuators)、表面聲波元件(surface?acoustic?wave?devices)、壓力感測器(process?sensors)噴墨頭(ink?printer?heads)、或功率晶片(power?IC)等半導體晶片進行封裝。