[發明專利]電熔絲結構及其形成方法、半導體器件及其形成方法

有效

• 申請號: 201310192826.8
• 申請日: 2013-05-22
• 公開（公告）號: CN104183542B
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/525
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及電熔絲結構及其形成方法、半導體器件及其形成方法。

背景技術

在集成電路領域，熔絲（Fuse）是指在集成電路中形成的一些可以熔斷的連接線。最初，熔絲是用于連接集成電路中的冗余電路，一旦檢測發現集成電路具有缺陷，就利用熔絲修復或者取代有缺陷的電路。熔絲一般為激光熔絲（Laser Fuse）和電熔絲（Electrical Fuse，以下簡稱E-fuse）兩種。隨著半導體技術的發展，E-fuse逐漸取代了激光熔絲。

一般的，電熔絲結構可以用金屬（鋁、銅等）或硅制成，現有技術中一種典型的電熔絲結構如圖1所示，該電熔絲結構形成在半導體襯底中的淺溝槽隔離結構（STI）100上，其包括陽極101和陰極103，以及位于陽極101和陰極103之間與兩者相連接的細條狀的熔絲102，其中陽極101和陰極103表面具有接觸插塞104。當陽極101和陰極103之間通過較大的瞬間電流時，熔絲102被熔斷。根據熔絲102實際條寬和厚度，具體熔斷熔絲102所需的電流不盡相同，通常為幾百毫安。熔絲102未被熔斷的狀態下，電熔絲結構處為低阻態（如電阻為R），當熔絲102被熔斷后的狀態下，電熔絲結構處為高阻態（如電阻為無窮大）。

由于其具有通過電流可實現低阻向高阻轉化的特性，電熔絲結構除了在冗余電路中的應用外，還具有更廣泛的應用，如：內建自測（Build in self test，簡稱BIST）技術、自修復技術、一次編程（One Time Program，簡稱OTP）芯片、片上系統（System On Chip，簡稱SoC）等等。

現有技術中，參考圖1，電熔絲結構的形成方法如下：

步驟S11，提供半導體襯底，在所述半導體襯底內形成淺溝槽隔離結構100；

步驟S12，在所述淺溝槽隔離結構100表面形成多晶硅層，在多晶硅層的表面形成圖形化的掩膜層，以所述圖形化的掩膜層為掩膜刻蝕多晶硅層，形成兩端寬大，并且與兩端相連接的中間細長的半導體結構。

步驟S13，去除所述掩膜層，在所述半導體結構表面形成金屬硅化物，在所述半導體結構的兩端的金屬硅化物表面形成導電插塞104，形成陽極101和陰極103，所述陽極101和陰極103之間的細長的半導體結構為熔絲102。

然而，現有技術形成的電熔絲結構及其形成方法單一，且通常在形成平面晶體管時形成電熔絲，如何實現電熔絲結構及形成方法的多樣化，例如，在形成非平面晶體管（例如全包圍柵晶體管（Gate-All-Around，GAA）、鰭式場效應晶體管）形成電熔絲，成為亟需解決的問題。

更多關于電熔絲結構的相關信息可參考公開號為US20050214982A1的美國專利申請。

發明內容

本發明解決的問題是提供電熔絲結構及其形成方法、半導體器件及其形成方法，實現電熔絲結構及形成方法的多樣化。

為解決上述問題，本發明的實施例提供了一種電熔絲結構的形成方法，包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括頂層半導體層；刻蝕所述頂層半導體層形成納米線，所述納米線用于形成包括陰極、陽極和熔斷區的電熔絲結構；在所述納米線的兩端摻雜，形成電熔絲結構的陰極和陽極，以及位于所述陰極和陽極之間的熔斷區。

可選地，還包括：在形成電熔絲的陰極和陽極前，在納米線的中間摻雜，形成具有摻雜的熔斷區。

可選地，還包括：形成多個導電插塞，所述多個導電插塞分別于所述陰極和陽極電連接。

相應的，發明人還提供了一種電熔絲結構，包括：絕緣體上半導體襯底，所述絕緣體上半導體襯底包括背襯底、覆蓋背襯底表面的隱埋氧化物層、和覆蓋隱埋氧化物層表面的頂層半導體層；位于所述隱埋氧化物層表面的納米線，所述納米線由所述頂層半導體層形成，用于形成包括陰極、陽極和熔斷區的電熔絲結構；其中，所述電熔絲結構的陰極和陽極分別位于所述納米線的兩端，其內部具有摻雜；所述電熔絲結構的熔斷區位于陰極和陽極之間。

可選地，所述熔斷區內具有摻雜。

可選地，還包括：覆蓋所述陰極、陽極和熔斷區的層間介質層；貫穿所述層間介質層的多個導電插塞，所述導電插塞分別與所述陰極和陽極電連接。