[發明專利]非易失FPGA編程點電路

有效

• 申請號: 201310191791.6
• 申請日: 2013-05-22
• 公開（公告）號: CN103310841A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 來金梅;劉峰良
• 申請（專利權）人: 復旦大學
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/10
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于微電子技術領域，?具體涉及一種非易失FPGA編程點電路。?

背景技術

當前FPGA應用越來越廣泛，對FPGA的應用也提出了新的需求，既有讀寫速度方面的要求，又有信息掉電不丟失方面的要求。傳統的SRAM型FPGA雖然內部SRAM編程點電路讀寫速度快，但其信息掉電丟失；Flash型FPGA雖然具有信息掉電不丟失的特點，但其CMOS工藝兼容性差；反熔絲型FPGA雖然信息掉電不丟失，但它與CMOS工藝兼容性差，且只能夠實現一次編程，靈活性差。?

因此，對FPGA的編程點電路提出了新的要求——既能夠實現實時高速的在線編程，滿足現場編程應用需求；又能夠實現非易失離線編程，滿足掉電信息不丟失的應用需求。?

發明內容

發明目的在于設計一種既支持高速讀寫、靈活可編程，又滿足掉電信息不丟失的FPGA編程點電路。?

本發明設計的FPGA編程點電路，具體方案如下：?

采用非易失性存儲結構——阻變存儲器RRAM（Resistor?Random?access?Memory）和靜態隨機存儲結構——SRAM(Static?Random?Access?Memory)既相互分離、又有機結合的電路結構，如圖1所示。其中非易失存儲結構給靜態隨機存儲結構提供上電載入的數據，兩者通過選通控制晶體管進行數據選擇性傳遞，并且考慮到SRAM存儲電路的對稱性，采用兩組非易失性存儲結構提供互補的編程配置數據。而非易失性存儲結構可以進行編程配置，實現不同的配置數據存儲，且非易失性存儲結構的數據在掉電后信息不丟失，再次上電后，可以將配置數據從非易失性存儲結構載入到靜態隨機存儲結構。靜態隨機存儲結構可以快速地實現數據讀寫，且在非易失性應用場合，可以直接將數據從非易失性存儲結構載入到隨機存儲結構；而且在斷電前，也可以將數據從隨機存儲結構寫入到非易失性存儲結構。

非易失性存儲結構和靜態隨機存儲結構的組合電路既可以是相互獨立、互不干擾的電路結構；又可以是彼此相互連接，互相進行數據信息傳遞的電路結構。該電路能夠工作在高速在線編程和非易失離線編程兩種不同的工作模式下。?

高速在線編程工作模式下，非易失性存儲結構一般情況下不工作，RRAM電路模塊工作會帶來額外的功耗；靜態隨機存儲結構可以實現在線編程，且可以滿足高速讀寫要求。?

非易失離線編程工作模式下，非易失性存儲結構和靜態隨機存儲結構工作，非易失性存儲結構可以和隨機存儲結構先后相繼工作，也可以同時工作，以實現不同的讀寫模式。對RRAM編程配置時，RRAM電路工作，SRAM電路不工作；載入RRAM數據到SRAM時，RRAM和SRAM電路均工作；讀取SRAM數據時，SRAM工作，RRAM電路不工作。?

非易失存儲電路結構可以采用新型阻變存儲器件和晶體管的組合電路實現，非易失存儲電路結構可以用晶體管控制非易失存儲器件的編程，實現靈活可變的數據配置；非易失存儲電路結構也可以用晶體管控制電路的通斷，實現功能與功耗的優化。該電路結構中所使用的晶體管可以是N型場效應管，也可以是P型場效應管。?

靜態隨機存儲電路采用CMOS工藝，非易失存儲電路也可以采用CMOS工藝。新型阻變存儲器RRAM器件可以在CMOS工藝下制作金屬-金屬氧化層-金屬的三明治結構，其中一種可能實現方式是采用摻雜的氧化銅實現，詳見文獻1；RRAM制作材料也可以采用氧化鎳，詳見參考文獻2；還可以采用氧化鋁，詳見參考文獻3，等等。不同的工藝流程，不同的材料制得的RRAM性能會有一些差別。在本發明中，RRAM的工藝實現方式不作限制，制得的阻變存儲器RRAM器件高低阻值比在5-1000之間，即可應用于該電路結構。?

根據本發明，其中一種具體的電路結構是將阻變存儲器件RRAM應用于FPGA編程點電路，記為RSRAM編程點電路，如圖2所示。該編程點電路將RRAM存儲電路和SRAM電路相結合，實現FPGA片內編程點非易失存儲。該電路可以實現高速在線編程和非易失性離線編程兩種工作模式。?

本發明的具體電路不局限于圖2所示結構形式，還可以有其他電路結構形式。其中的非易失存儲電路采用RRAM電路和編程控制晶體管相結合的電路實現方式，靜態隨機存儲電路采用交叉耦合的反相器為主體的存儲部件配合選通控制晶體管的實現方式。?

本發明的FPGA編程點電路極好地實現了高速在線編程和非易失離線編程兩種工作方式，解決了FPGA編程點電路速度和信息掉電丟失的問題。?

附圖說明

圖1為本發明FPGA編程點電路整體結構圖。?