[發明專利]一種集成電路芯片ESD防護用MOS器件

有效

• 申請號: 201310183169.0
• 申請日: 2013-05-17
• 公開（公告）號: CN103280458A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 張波;曲黎明;樊航;蔣苓利;盛玉榮
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種集成電路芯片ESD防護用MOS器件，包括第二導電類型半導體襯底、第二導電類型半導體源端襯底接觸區、第一導電類型半導體源區、第一導電類型半導體漏區；所述第二導電類型半導體源端襯底接觸區、第一導電類型半導體源區和第一導電類型半導體漏區均位于第二導電類型半導體襯底表面，其中第二導電類型半導體源端襯底接觸區和第一導電類型半導體源區與源極金屬相連，第一導電類型半導體漏區與漏極金屬相連；所述第一導電類型半導體源區居于第二導電類型半導體源端襯底接觸區和第一導電類型半導體漏區之間，在第一導電類型半導體源區和第一導電類型半導體漏區之間的第二導電類型半導體襯底表面具有柵氧化層，柵氧化層的表面具有多晶硅柵電極；在第二導電類型半導體源端襯底接觸區和第一導電類型半導體源區之間的下方第二導電類型半導體襯底區域具有至少兩個以上的平行于器件橫向方向的第一導電類型半導體條狀阱區，所述平行于器件橫向方向的第一導電類型半導體條狀阱區將第二導電類型半導體源端襯底接觸區和第一導電類型半導體源區之間的下方第二導電類型半導體襯底區域隔離成相互平行的叉指條。

2.根據權利要求1所述的集成電路芯片ESD防護用MOS器件，其特征在于，所述第一導電類型半導體為N型半導體、第二導電類型半導體為P型半導體時，所述MOS器件為NMOS器件。

3.根據權利要求1所述的集成電路芯片ESD防護用MOS器件，其特征在于，所述第一導電類型半導體為P型半導體、第二導電類型半導體為N型半導體時，所述MOS器件為PMOS器件。

4.根據權利要求1所述的集成電路芯片ESD防護用MOS器件，其特征在于，通過調整第一導電類型半導體條狀阱區的數量、寬度及相互間的距離來調整襯底電阻的大小和改善器件的開啟均勻性，進一步提高器件的二次擊穿電流。