[發(fā)明專(zhuān)利]非易失性半導(dǎo)體存儲(chǔ)器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201310182861.1
• 申請(qǐng)日: 2005-04-20
• 公開(kāi)（公告）號(hào): CN103247341A
• 公開(kāi)（公告）日: 2013-08-14
• 發(fā)明（設(shè)計(jì)）人: 李錫憲;李真燁;樸大植;金泰均;崔永準(zhǔn)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): G11C16/16
• 分類(lèi)號(hào): G11C16/16
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢(qián)大勇

本發(fā)明是申請(qǐng)?zhí)枮?00510067239.1、申請(qǐng)日為2005年4月20日、發(fā)明名稱(chēng)為“非易失性半導(dǎo)體存儲(chǔ)器件及其多塊擦除方法”的專(zhuān)利申請(qǐng)的分案申請(qǐng)。

技術(shù)領(lǐng)域

本公開(kāi)涉及非易失性存儲(chǔ)器件，具體涉及帶有能減少編程(program)時(shí)間的改進(jìn)編程算法的閃速存儲(chǔ)器件。

背景技術(shù)

通過(guò)認(rèn)為半導(dǎo)體存儲(chǔ)器是數(shù)字邏輯系統(tǒng)設(shè)計(jì)的最至關(guān)重要的微電子部件，該數(shù)字邏輯系統(tǒng)設(shè)計(jì)例如計(jì)算機(jī)和從人造衛(wèi)星到消費(fèi)電子產(chǎn)品的基于微處理器的應(yīng)用。因此，通過(guò)確定更高密度和更快速度的比例在包括處理增強(qiáng)和技術(shù)發(fā)展的半導(dǎo)體存儲(chǔ)器制造中的進(jìn)步，幫助建立用于其它數(shù)字邏輯系列的性能標(biāo)準(zhǔn)。半導(dǎo)體存儲(chǔ)器件可以描述為易失性隨機(jī)存取存儲(chǔ)器(RAM)或者非易失性存儲(chǔ)器件。在RAM中，或者如在靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)中那樣通過(guò)建立雙穩(wěn)態(tài)多諧振蕩器的邏輯狀態(tài)來(lái)存儲(chǔ)邏輯信息，或者如在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)中那樣通過(guò)充電電容器來(lái)存儲(chǔ)邏輯信息。在任何一種情況下，只要施加電源就能存儲(chǔ)并讀取數(shù)據(jù)，而當(dāng)斷開(kāi)電源時(shí)就丟失數(shù)據(jù)；因此，它們被稱(chēng)為易失性存儲(chǔ)器。

非易失性存儲(chǔ)器，例如掩模只讀存儲(chǔ)器(MROM)、可編程只讀存儲(chǔ)器(PROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)和電可擦除可編程只讀存儲(chǔ)器(EEPROM)，即使斷開(kāi)電源也能存儲(chǔ)數(shù)據(jù)。取決于所使用的制造技術(shù)，非易失性存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)模式可以是永久性的或者是可重編程的。在計(jì)算機(jī)、航空電子、無(wú)線(xiàn)電通訊和消費(fèi)電子工業(yè)中的各種應(yīng)用中，永久性存儲(chǔ)器用于存儲(chǔ)程序和微碼。在需要快速、可編程的非易失性存儲(chǔ)的系統(tǒng)中使用的諸如非易失性SRAM(nvSRAM)的器件中，易失性和非易失性存儲(chǔ)器存儲(chǔ)模式的單片組合也是可得到的。此外，還逐漸形成了許多專(zhuān)用存儲(chǔ)器體系結(jié)構(gòu)，其包括某種附加邏輯電路以?xún)?yōu)化其用于特定應(yīng)用任務(wù)的性能。

然而，在非易失性存儲(chǔ)器中，MROM、PROM和EPROM不能由系統(tǒng)本身自由地擦除和寫(xiě)入，因此對(duì)于普通用戶(hù)而言不易更新所存儲(chǔ)的內(nèi)容。另一方面，EEPROM能被電擦除或者寫(xiě)入。EEPROM的應(yīng)用擴(kuò)大到輔助存儲(chǔ)器或者需要連續(xù)更新的系統(tǒng)編程。具體地說(shuō)，閃速電可擦除可編程存儲(chǔ)器(Flash?EEPROM，以下稱(chēng)為閃速存儲(chǔ)器)具有高于傳統(tǒng)EEPROM的集成度，從而有利于應(yīng)用到大規(guī)模輔助存儲(chǔ)器。

閃速存儲(chǔ)器件包括存儲(chǔ)單元陣列，該陳列包括若干存儲(chǔ)塊。各存儲(chǔ)塊的讀取/擦除/編程操作是單獨(dú)進(jìn)行的。擦除存儲(chǔ)塊所需的時(shí)間是限制包括閃速存儲(chǔ)器件的系統(tǒng)性能的因素，也是限制閃速存儲(chǔ)器件自身性能的因素。

為了解決此缺陷，題為“非易失性半導(dǎo)體存儲(chǔ)器件中的多塊擦除和校驗(yàn)電路及其方法”(MULTI－BLOCK?ERASE?AND?VERIFICATION?CIRCUIT?IN?A?NONVOLATILE?SEMICONDUCTOR?MEMORY?DEVICE?AND?A?METHOD?THEREOF)的美國(guó)專(zhuān)利No.5841721，以及題為“帶有選擇性多扇區(qū)擦除的多狀態(tài)閃速電可擦除可編程只讀存儲(chǔ)器系統(tǒng)”(MULTI?STATE?FLASH?EEPROM?SYSTEM?WITH?SELECTIVE?MULTI－SECTOR?ERASE)的美國(guó)專(zhuān)利No.5999446中公開(kāi)了用于同時(shí)擦除多個(gè)存儲(chǔ)塊的技術(shù)，在本文中引作參考。

在同時(shí)擦除若干個(gè)存儲(chǔ)塊后，執(zhí)行擦除校驗(yàn)操作，以判斷該存儲(chǔ)塊是否已被正常擦除。針對(duì)每個(gè)同時(shí)擦除的存儲(chǔ)塊進(jìn)行這種擦除校驗(yàn)操作。就上述參考文獻(xiàn)而言，通過(guò)在存儲(chǔ)器件中存儲(chǔ)已擦除存儲(chǔ)塊的地址信息并參照所存儲(chǔ)的地址信息，執(zhí)行擦除校驗(yàn)操作。這意謂著閃速存儲(chǔ)器件需要單獨(dú)的用于控制多塊擦除校驗(yàn)操作的控制邏輯以及與此相關(guān)的控制信號(hào)線(xiàn)。據(jù)此，有關(guān)已擦除存儲(chǔ)塊的擦除校驗(yàn)操作是限制閃速存儲(chǔ)器件性能和面積的因素。

本發(fā)明的實(shí)施例著手解決傳統(tǒng)技術(shù)的這些及其它的缺陷。

發(fā)明內(nèi)容

本發(fā)明的一些實(shí)施例提供了一種非易失性半導(dǎo)體存儲(chǔ)器件及其擦除方法，其能夠改進(jìn)多塊擦除方法中的擦除校驗(yàn)操作。

本發(fā)明的一些實(shí)施例提供了一種非易失性半導(dǎo)體存儲(chǔ)器件及其擦除方法，其能夠改變多塊擦除方法中的擦除時(shí)間。

本發(fā)明的一些實(shí)施例提供了一種非易失性半導(dǎo)體存儲(chǔ)器件，其能夠暫時(shí)中止多塊擦除操作并執(zhí)行讀/寫(xiě)操作。