[發明專利]一種延遲鎖相方法和電路

有效

• 申請號: 201310181862.4
• 申請日: 2013-05-16
• 公開（公告）號: CN104168016B
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 嚴龍軍
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;安利霞

1.一種延遲鎖相電路，其特征在于，所述電路包括：

主延遲線；

從延遲線；

相位檢測電路，用于對經過主延遲線延遲后的參考時鐘信號進行相位檢測；

控制電路，用于根據相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相；

所述主延遲線和從延遲線由多個延遲單元組成；

所述控制電路具體包括：

計算電路，用于根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數；

判斷電路，用于判斷所述主延遲線中的延遲單元個數能否低于所述目標個數；

主控制電路，用于當判斷結果指示所述主延遲線中的延遲單元個數不低于所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，并控制所述主延遲線中處于工作狀態的延遲單元個數為所述目標個數；

從控制電路，用于當所述判斷結果指示所述主延遲線中的延遲單元個數低于所述目標個數時，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處于工作狀態的延遲單元個數為預設值。

2.如權利要求1所述的延遲鎖相電路，其特征在于，所述相位檢測電路具體為：

確定經過主延遲線進行延遲的所述參考時鐘信號延遲的周期數的電路，所述周期數為整周期或半周期。

3.如權利要求2所述的延遲鎖相電路，其特征在于，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果；

所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。

4.如權利要求1所述的延遲鎖相電路，其特征在于，所述延遲條件具體為延遲單個周期的第一延遲條件。

5.如權利要求4所述的延遲鎖相電路，其特征在于，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。

6.一種延遲鎖相方法，其特征在于，所述方法包括：

將參考時鐘信號送到主延遲線進行延遲；

對延遲后的所述參考時鐘信號進行相位檢測；

根據相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相；

所述主延遲線和從延遲線由多個延遲單元組成；

所述根據所述相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相具體為：

根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數；

判斷所述主延遲線中的延遲單元個數能否低于所述目標個數；

當判斷結果指示所述主延遲線中的延遲單元個數不低于所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，并控制所述主延遲線中處于工作狀態的延遲單元個數為所述目標個數；

否則，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處于工作狀態的延遲單元個數為預設值。

7.如權利要求6所述的延遲鎖相方法，其特征在于，所述對延遲后的所述參考時鐘信號進行相位檢測具體為：

確定經過主延遲線的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。

8.如權利要求7所述的延遲鎖相方法，其特征在于，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果；

所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。

9.如權利要求6所述的延遲鎖相方法，其特征在于，所述延遲條件具體為延遲單個周期的第一延遲條件。

10.如權利要求9所述的延遲鎖相方法，其特征在于，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。