[發(fā)明專利]一種延遲鎖相方法和電路

有效

• 申請?zhí)枺?/td>: 201310181862.4
• 申請日: 2013-05-16
• 公開（公告）號: CN104168016B
• 公開（公告）日: 2018-12-14
• 發(fā)明（設(shè)計）人: 嚴龍軍
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;安利霞

本發(fā)明提供了一種延遲鎖相方法和電路，其中，所述方法包括：將參考時鐘信號送到主延遲線進行延遲；對延遲后的所述參考時鐘信號進行相位檢測；根據(jù)相位檢測結(jié)果，控制所述參考時鐘信號經(jīng)過主延遲線或從延遲線進行延遲鎖相。本發(fā)明能夠在寬動態(tài)信號頻率范圍內(nèi)實現(xiàn)信號的自動鎖定。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種延遲鎖相方法和電路。

背景技術(shù)

目前，延遲鎖相電路在集成電路領(lǐng)域被廣泛使用，主要用于對一些電路中的關(guān)鍵信號，例如時鐘信號，產(chǎn)生精確的相移，最終使得信號間的相位關(guān)系得到調(diào)整，例如待采樣的數(shù)據(jù)和采樣信號，從而獲得最佳的采樣點。已有的發(fā)明專利，通過數(shù)字或者模擬電路的方式，雖然都實現(xiàn)了延遲鎖相的功能，但是均未涉及到如何在寬動態(tài)信號頻率范圍內(nèi)實現(xiàn)信號自動鎖定。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種延遲鎖相方法和電路，在寬動態(tài)信號頻率范圍內(nèi)實現(xiàn)信號的自動鎖定。

為了實現(xiàn)上述目的，本發(fā)明實施例提供了一種延遲鎖相電路，所述電路包括：

主延遲線；

從延遲線；

相位檢測電路，用于對經(jīng)過主延遲線延遲后的參考時鐘信號進行相位檢測；

控制電路，用于根據(jù)所述相位檢測結(jié)果，控制所述參考時鐘信號經(jīng)過主延遲線或從延遲線進行延遲鎖相。

上述的延遲鎖相電路，其中，所述主延遲線和從延遲線由多個延遲單元組成。

上述的延遲鎖相電路，其中，所述相位檢測電路具體為：

確定經(jīng)過主延遲線進行延遲的所述參考時鐘信號延遲的周期數(shù)，所述周期數(shù)為整周期或半周期。

上述的延遲鎖相電路，其中，所述周期數(shù)為整周期時，根據(jù)經(jīng)過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結(jié)果；

所述周期數(shù)為半周期時，根據(jù)經(jīng)過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結(jié)果。

上述的延遲鎖相電路，其中，所述控制電路具體包括：

計算電路，用于根據(jù)所述相位檢測結(jié)果，計算滿足延遲條件時的延遲單元的目標個數(shù)；

判斷電路，用于判斷所述主延遲線中的延遲單元個數(shù)能否低于所述目標個數(shù)；

主控制電路，用于當所述判斷結(jié)果指示所述主延遲線中的延遲單元個數(shù)不低于所述目標個數(shù)時，控制所述參考時鐘信號經(jīng)過主延遲線進行延遲鎖相，并控制所述主延遲線中處于工作狀態(tài)的延遲單元個數(shù)為所述目標個數(shù)；

從控制電路，用于當所述判斷結(jié)果指示所述主延遲線中的延遲單元個數(shù)低于所述目標個數(shù)時，控制所述參考時鐘信號經(jīng)過從延遲線進行延遲鎖相，所述從延遲線中的處于工作狀態(tài)的延遲單元個數(shù)為預(yù)設(shè)值。

上述的延遲鎖相電路，其中，所述延遲條件具體為延遲單個周期的第一延遲條件。

上述的延遲鎖相電路，其中，當所述主延遲線的延遲單元個數(shù)不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。

為了實現(xiàn)上述目的，本發(fā)明實施例還提供了一種延遲鎖相方法，所述方法包括：

將參考時鐘信號送到主延遲線進行延遲；

對延遲后的所述參考時鐘信號進行相位檢測；

根據(jù)相位檢測結(jié)果，控制所述參考時鐘信號經(jīng)過主延遲線或從延遲線進行延遲鎖相。

上述的延遲鎖相方法，其中，所述主延遲線和從延遲線由多個延遲單元組成。