[發明專利]顯示面板的薄膜晶體管及其制作方法

有效

• 申請號: 201310178791.2
• 申請日: 2011-10-26
• 公開（公告）號: CN103337521A
• 公開（公告）日: 2013-10-02
• 發明（設計）人: 陳崇道;林武雄;陳勃學
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;祁建國

本申請為分案申請，其母案申請的申請號為201110335092.5，申請日為2011年10月26日，發明名稱為“顯示面板的薄膜晶體管及其制作方法”。

技術領域

一種顯示面板的薄膜晶體管及其制作方法，尤指一種可維持臨界電壓穩定性的薄膜晶體管及其制作方法。

背景技術

隨著顯示技術的蓬勃發展，市場對于高解析度(high?resolution)、低耗電(low?power?consumption)與高效能顯示(high?performance?display)有越來越多的需求，因此薄膜晶體管(Thin?Film?Transistor;TFT)在液晶顯示面板上所扮演的角色便日益重要。然而，以傳統工藝方式所制作出的薄膜晶體管，常會遭遇到可靠度方面的問題，例如臨界電壓穩定性(threshold?voltage?stability;Vth?stability)不佳，請參考圖1。圖1為習知液晶顯示面板的薄膜晶體管于特定惡化條件后所量到的通道電流(Ids)相對于(versus)柵極與源極間電壓差(Vgs)的關系圖。如圖1所示，欲正常關閉(turn?off)薄膜晶體管，必須讓Ids低于某個臨界值(例如10-9安培)的下。在特定的惡化條件(例如60°C,Vgs=-35V)下，設定幾組不同的stress時間，的后在漏極與源極間電壓差(Vds)為10V下的情況下，量測Ids與Vgs的關系。發現隨著stress時間越久(例如60秒、300秒、600秒，以及1000秒)，要讓Ids低于某個臨界值(例如10-9安培)的下，所需施加的Vgs絕對值就越大。也就是說，薄膜晶體管經過越久的惡化條件后，的后要再讓它關閉所需跨越的臨界電壓(Vth)絕對值就越高，即愈不容易用正常電壓來關閉，此即所謂的臨界電壓穩定性不佳的問題。

造成臨界電壓穩定性不佳的原因，多半是由于在半導體通道層(semiconductor?channel?layer)與柵極絕緣層(gate?insulating?layer)之間的介面存在著許多缺陷(defect)或粗糙不平(roughness)，容易累積介面陷阱電荷(interface-trapped?charge)所導致，請參考圖2。圖2為習知液晶顯示面板的薄膜晶體管的示意圖。如圖2所示，薄膜晶體管100系形成于液晶顯示面板的基板1的上方。薄膜晶體管100包括柵極2位于基板1上；柵極絕緣層3位于柵極2與基板1上；源極4與漏極5位于柵極絕緣層3上；半導體通道層6，部分位于源極4與漏極5間的柵極絕緣層3上，且部分位于源極4與漏極5上；以及鈍化層7，位于半導體通道層6、源極4與漏極5上。由圖2可知，因為在圖案化金屬層以形成源極4與漏極5的過程中，會傷害到柵極絕緣層3的表面，而導致半導體通道層6與柵極絕緣層3之間的介面產生許多缺陷或粗糙不平，而這也就是造成介面陷阱電荷累積的主因。

發明內容

本發明的目的的一在于提供一種顯示面板的薄膜晶體管及其制作方法，以維持薄膜晶體管的臨界電壓穩定性。

為達上述目的，本發明提供一種薄膜晶體管，形成于基板上。薄膜晶體管包括柵極、柵極絕緣層、第一保護圖案、第二保護圖案、源極、漏極、半導體通道層，以及鈍化層。柵極位于基板上，柵極絕緣層位于柵極與基板上，第一保護圖案與第二保護圖案位于柵極上方的柵極絕緣層上，源極位于柵極絕緣層與第一保護圖案上，且漏極位于柵極絕緣層與第二保護圖案上。半導體通道層，部分位于源極與漏極間的柵極絕緣層上，且部分位于源極與漏極上。鈍化層，位于半導體通道層、源極與漏極上。其中于源極往漏極的一延伸方向上，第一保護圖案的長度小于源極的長度，且第二保護圖案的長度小于漏極的長度。

該第一保護圖案與該源極的長度比介于0.1至0.5之間。

該第二保護圖案與該漏極的長度比介于0.1至0.5之間。

于該延伸方向的一垂直方向上，該第一保護圖案的一邊界與該源極的一邊界切齊，且該第二保護圖案的一邊界與該漏極的一邊界切齊。

該第一保護圖案與該第二保護圖案的材料包括銦錫氧化物、銦鎵鋅氧化物、銦鋅氧化物、氧化銦或氧化鋅。

進一步包括一第三保護圖案，位于該半導體通道層與該鈍化層之間，其中該第三保護圖案與該半導體通道層對應設置。

該第三保護圖案的材料包括氮化硅、氧化硅、氧化鋁、氧化釔或氧化鈦。