[發明專利]非晶硅柵驅動掃描電路及其電路單元、平板顯示器

有效

• 申請號: 201310178786.1
• 申請日: 2013-05-14
• 公開（公告）號: CN103915049A
• 公開（公告）日: 2014-07-09
• 發明（設計）人: 翟應騰
• 申請（專利權）人: 上海天馬微電子有限公司;天馬微電子股份有限公司
• 主分類號: G09G3/00
• 分類號: G09G3/00
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 劉松

技術領域

本發明涉及掃描電路技術領域，尤其涉及一種非晶硅柵驅動(Amorphous?Silicon?Gate，ASG)掃描電路單元、ASG掃描電路及平板顯示器。

背景技術

現有技術中由7個晶體管T0、T1、T2、T3、T4、T5、T6和2個電容組成的7T2C非晶硅柵驅動ASG掃描電路如圖1所示，圖2所示為該電路的各信號時序關系圖。該電路通過上垃(PU)信號、下拉(PD)信號和時鐘信號協作實現移位掃描的功能。其中，PU信號是從Q節點輸入，PD信號是從QB節點輸入，所述時鐘信號包括反相時鐘信號（CKB）和正相時鐘信號（CK）。而現有技術中ASG掃描電路存在下面兩個缺點：

1.現有電路既需要上級輸入信號觸發又需要下級輸出信號復位，沒有自動復位功能，從而導致引線較多。

2.現有電路需要一個較大的耦合電容C1來產生下拉信號PD。增加電路面積，提高電路設計難度。現有技術中的另一種完全通過晶體管實現移位寄存功能掃描電路如圖3所示，其各信號時序關系如圖4所示。該電路也存在下面兩個缺點：

1.既需要上級輸入信號觸發又需要下級輸入信號復位，沒有自動復位功能，從而導致引線較多。

2.雖無需電容，但需17個晶體管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、T17，過于復雜。

綜上所述，現有技術中的ASG掃描電路沒有自動復位功能，引線較多。需要較大耦合電容產生下拉信號的電路面積較大，電路設計有一定難度，而完全由晶體管實現移位寄存功能的電路設計較復雜。

發明內容

本發明實施例提供了一種非晶硅柵驅動ASG掃描電路單元、ASG掃描電路及平板顯示器，用以實現ASG掃描電路單元的自動復位，以及減小ASG掃描電路單元的面積，提高掃描電路穩定性。

本發明實施例提供的一種ASG掃描電路單元包括：

自動復位信號生成單元，用于通過薄膜晶體管生成復位信號；

下拉控制信號生成單元，接收所述復位信號，并根據復位信號的控制，生成下拉控制信號；

下拉輸出單元，接收所述下拉控制信號，并根據下拉控制信號的控制，將所述電路單元的輸出信號拉至低電平；

上拉控制信號生成單元，用于根據所述下拉控制信號的控制，生成上拉控制信號；

上拉輸出單元，接收所述上拉控制信號，并根據上拉控制信號的控制，將所述電路單元的輸出信號拉至高電平。

本發明實施例提供的一種非晶硅柵驅動ASG掃描電路，該電路包括多個級聯的上述電路單元，其中，每一電路單元的信號輸出端OUT與下一級電路單元的信號輸入端IN相連。

本發明實施例提供的一種平板顯示器，包括上述ASG掃描電路。

本發明實施例提供的ASG掃描電路單元包括：用于通過薄膜晶體管生成復位信號的自動復位信號生成單元；用于接收所述復位信號，并根據復位信號的控制，生成下拉控制信號的下拉控制信號生成單元；用于接收所述下拉控制信號，并根據下拉控制信號的控制，將所述電路單元的輸出信號拉至低電平的下拉輸出單元；用于根據所述下拉控制信號的控制，生成上拉控制信號的上拉控制信號生成單元；用于接收所述上拉控制信號，并根據上拉控制信號的控制，將所述電路單元的輸出信號拉至高電平的上拉輸出單元。因此，該ASG掃描電路單元具有自動復位功能，并且可以減少引線的數量。該ASG掃描電路單元通過復位信號的控制產生下拉控制信號，不需要較大的耦合電容產生下拉信號，從而可以減小電路面積，降低電路的設計難度。另外，相對于現有技術中由17個晶體管組成的ASG掃描電路單元，本發明實施例減少了ASG掃描電路單元中晶體管的數量，簡化了電路設計。

附圖說明

圖1為現有7T2C?ASG掃描電路示意圖；

圖2為現有7T2C?ASG掃描電路的工作時序示意圖；

圖3為現有16T?ASG掃描電路示意圖；

圖4為現有16T?ASG掃描電路的工作時序示意圖；

圖5為本發明實施例提供的一種9T3C?ASG掃描電路單元示意圖；

圖6為本發明實施例提供的圖5所示電路單元的工作時序示意圖；

圖7為本發明實施例提供的圖5所示電路單元的工作時序示意圖；

圖8為本發明實施例提供的另一種9T3C?ASG掃描電路單元示意圖；

圖9為本發明實施例提供的圖8所示電路單元的工作時序示意圖；