[發明專利]基于IEEE 1500標準兼容SRAM/ROM的MBIST控制器結構系統有效
| 申請號: | 201310174317.2 | 申請日: | 2013-05-13 |
| 公開(公告)號: | CN103310852A | 公開(公告)日: | 2013-09-18 |
| 發明(設計)人: | 談恩民;金鋒 | 申請(專利權)人: | 桂林電子科技大學 |
| 主分類號: | G11C29/56 | 分類號: | G11C29/56 |
| 代理公司: | 桂林市華杰專利商標事務所有限責任公司 45112 | 代理人: | 巢雄輝 |
| 地址: | 541004 廣西*** | 國省代碼: | 廣西;45 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 ieee 1500 標準 兼容 sram rom mbist 控制器 結構 系統 | ||
技術領域
本發明涉及SoC芯片,具體是SoC芯片中嵌入式存儲器,更具體是SoC芯片中嵌入式存儲器的測試。
背景技術
對嵌入式存儲器的測試一般采用內建自測試(BIST)方法,這種方法可以實現對嵌入式存儲器的故障檢測,但是現有的方法只能對同一類的嵌入式存儲器進行故障檢測,不能使用一個MBIST(存儲器內建自測試)控制器來完成對多個不同種類的嵌入式存儲器的測試工作。
一般在同一塊SoC芯片中包含多個不同種類的嵌入式存儲器,如果為每一種存儲器都設計一個對應的MBIST控制器,那么整個SoC芯片的MBIST系統的硬件消耗將會很大,這不利于降低測試成本,也不利于MBIST技術的推廣和發展。
發明內容
本發明在充分研究IEEE?1500標準與內建自測試(BIST)的基礎上,提出一種可進行測試復用且兼容SRAM/ROM測試的測試結構和方法。因而本發明的目的是提供一種基于IEEE?1500標準兼容SRAM/ROM的MBIST控制器結構系統,以支持對多個不同種類的嵌入式SRAM和ROM進行內建自測試,從而降低測試成本,提高SoC集成與測試的設計效率。?
為了實現發明目的,本發明的設置了March算法狀態機和多輸入線性反饋移位寄存器MISR的MBIST控制器分別連接著外設的測試系統接口、圍繞被測嵌入式SRAM和ROM內核的基于IEEE?1500標準的測試殼Wrapper和響應分析器,基于IEEE?1500標準的測試殼Wrapper與響應分析器連接,基于IEEE?1500標準的測試殼Wrapper和響應分析器均嵌入到系統芯片內部。
測試系統接口主要負責傳送控制信號,如狀態模式控制信號(即測試模式信號)、測試開啟信號以及系統復位等;
MBIST控制器負責測試矢量的自動生成、測試結果的判定;MBIST控制器可以兼容測試多個SRAM和ROM內核,為測試系統提供同步時鐘信號和其它控制信號,以達到控制測試訪問機制的目的,最終完成對測試矢量的施加和對測試響應數據的比對分析等工作。
Wrapper主要負責對測試矢量的施加和對測試響應數據的捕獲;Wrapper圍繞著被測嵌入式SRAM和ROM內核,接收MBIST控制器送來的控制信號、指令信號、測試地址數據、測試激勵數據,并將測試響應數據輸出到響應分析器,測試矢量和控制信號通過Wrapper傳送到被測內核,完成測試激勵的施加工作,解決了嵌入式SoC的測試訪問、測試控制和觀察機制等測試問題。
響應分析器主要對捕獲到的測試響應數據進行分析,并將分析結果傳送給MBIST控制器。
在MBIST控制器中,March算法狀態機之后連接指令譯碼器和控制信號生成器,指令譯碼器后分別連接數據背景生成器、地址生成器和讀寫信號生成器,數據背景生成器、地址生成器和讀寫信號生成器均連接輸出數據緩存器,數據比較器分別連接數據背景生成器和多輸入線性反饋移位寄存器MISR。
A.March算法狀態機用于實現March算法,輸出相應的控制指令和測試矢量。
B.指令譯碼器將從March算法狀態機輸出的指令進行譯碼,從而為地址生成器、數據背景生成器和讀寫信號生成器提供控制信號。
C.讀寫信號生成器根據指令信號產生操作存儲器所需的讀寫信號。
D.地址生成器按照指令產生遞增或遞減的存儲器地址信號。
E.數據背景生成器根據被測存儲器的字位寬來產生相應的測試背景信號。
F.控制信號生成器根據March算法狀態機產生的控制信號產生WIR所需的WIP信號。
G.輸出數據緩存器用于將并行數據轉換成串行數據,最后將轉換后的串行數據從WSI接口輸出。
H.數據比較器用于將測試響應數據與預期值進行比較,從而判斷被測對象是否存在故障。
I.多輸入線性移位寄存器MISR負責將捕獲到的ROM測試響應數據進行壓縮處理,最后得到ROM中所存儲的數據的特征值。
本發明中所述測試殼Wrapper中,由與被測嵌入式存儲器的端口數目相同數量的WBC前后串接而成的邊界寄存器WBR與串行輸入/輸出接口WSI/WSO、并行輸入/輸出接口WPI/WPO及SRAM/ROM內核連接,旁路寄存器WBY與邊界寄存器WBR并聯于串行輸入/輸出接口WSI/WSO之間,指令寄存器WIR分別連接邊界寄存器WBR、旁路寄存器WBY和控制接口WIP。
測試殼Wrapper中的各組成單元符合IEEE?1500標準功能描述。
其中,
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于桂林電子科技大學,未經桂林電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310174317.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種液態重金屬冷卻反應堆燃料組件
- 下一篇:一種長尾夾





