[發明專利]基于IEEE 1500標準兼容SRAM/ROM的MBIST控制器結構系統

有效

• 申請號: 201310174317.2
• 申請日: 2013-05-13
• 公開（公告）號: CN103310852A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 談恩民;金鋒
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 桂林市華杰專利商標事務所有限責任公司 45112
• 代理人: 巢雄輝

1.基于IEEE?1500標準兼容SRAM/ROM的MBIST控制器結構系統，包括嵌入到系統芯片內部的MBIST控制器，其特征在于：設置March算法狀態機和多輸入線性反饋移位寄存器MISR的MBIST控制器分別連接著外設的測試系統接口、圍繞被測嵌入式SRAM和ROM的基于IEEE?1500標準的測試殼Wrapper和響應分析器，基于IEEE?1500標準的測試殼Wrapper與響應分析器連接，基于IEEE?1500標準的測試殼Wrapper和響應分析器均嵌入到系統芯片內部。

2.根據權利要求1所述的系統，其特征在于：在MBIST控制器中，March算法狀態機之后連接指令譯碼器和控制信號生成器，指令譯碼器后分別連接數據背景生成器、地址生成器和讀寫信號生成器，數據背景生成器、地址生成器和讀寫信號生成器均連接輸出數據緩沖器，數據比較器分別連接數據背景生成器和多輸入線性反饋移位寄存器MISR。

3.根據權利要求1所述的系統，其特征在于：所述測試殼Wrapper的由與被測嵌入式存儲器的端口數目相同數量的WBC前后串接而成的邊界寄存器WBR與串行輸入/輸出接口WSI/WSO、并行輸入/輸出接口WPI/WPO及SRAM/ROM內核連接，旁路寄存器WBY與邊界寄存器WBR并聯于串行輸入/輸出接口WSI/WSO之間，指令寄存器WIR分別連接邊界寄存器WBR、旁路寄存器WBY和控制接口WIP；

測試殼Wrapper中的各組成單元符合IEEE?1500標準功能描述。

4.根據權利要求1所述的系統，其特征在于：MBIST控制器產生的對測試殼Wrapper控制的狀態模式控制信號有正常模式、測試模式和旁路模式三種測試模式信號。

5.根據權利要求1所述的系統，其特征在于：MBIST控制器設置賦值為被測對象ID號的總線寬度為n位的總線SelectIP[n-1:0]，總線SelectIP[n-1:0]分別與多路選擇器M1、多路選擇器M2和多路選擇器M3連接，多路選擇器M1連接測試殼Wrapper的串行輸入接口WSI，多路選擇器M2連接測試殼Wrapper的指令寄存器WIR，多路選擇器M3連接測試殼Wrapper的串行輸出接口WSO；

其中，n等于被測嵌入式存儲器的數目，即n個SRAM/ROM內核；ID號是包含存儲器類別、容量、字位寬和序號的具有唯一性的編號。

6.根據權利要求1所述的系統，其特征在于：外設的測試系統接口為一個Avalon總線接口，接口信號包括：clk，reset_n，chipselect，address，write，writedata，read，readdata和byteenable，以及非Avalon信號的測試完成信號finish、故障指示信號error。