[發明專利]一種高壓應力氮化硅薄膜的制備方法

有效

• 申請號: 201310170301.4
• 申請日: 2013-05-09
• 公開（公告）號: CN103280400B
• 公開（公告）日: 2019-02-05
• 發明（設計）人: 曾紹海;左青云
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/205
• 分類號: H01L21/205;C23C16/34;C23C16/56
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

本發明提供一種高壓應力氮化硅薄膜的制備方法，包括：將半導體器件層置于反應腔內；開啟偏壓功率源，設定偏壓功率，設定反應溫度，通入反應氣體，在半導體器件層上淀積氮化硅薄膜；關閉偏壓功率源，將反應腔內的殘余氣體抽空；保持反應溫度不變，向反應腔內通入的含有氬氣的保護氣體；開啟直流功率源，設定直流功率，同時通入含有氬氣的增強壓應力的混合氣體，對氮化硅薄膜進行后處理，形成高壓應力氮化硅薄膜；將反應腔內的殘余氣體抽空。本發明的后處理過程是在淀積過程的基礎上原位完成的，且后處理選擇性強，既降低了制造工藝的復雜程度，又節約了成本。

技術領域

本發明涉及半導體制造技術領域，具體涉及一種高應力氮化硅薄膜的制備方法。

背景技術

近年來，隨著微電子行業的飛速發展，集成電路的集成度顯著提高，芯片上的晶體管器件越來越密集，迫使電路線寬不斷變窄，器件特征尺寸不斷減小到32nm甚至更低，隨著器件進入深亞微米尺寸，系統對器件和電路的性能要求越來越高，體硅集成電路的發展受到傳統體硅工藝制程以及硅材料本身電學性質的限制，以體硅為基礎的半導體技術的發展面臨嚴峻挑戰，例如，傳統MOS器件出現：短溝道效應嚴重；柵氧化膜厚度受限，柵氧很薄時，MOS器件的直接隧穿電流很大；多晶硅柵電阻隨著柵長變窄而急劇上升，采用傳統減小特征尺寸來提高晶體管性能受到成本和技術上的雙重限制等。因此，人們研究出很多新技術，如高K柵介質、金屬柵等新材料、新工藝、新器件來增強器件的性能，其中應變硅技術作為其中的一種也得到了廣泛關注，它是提高MOS晶體管速度的有效途徑，在CMOS中采用應變硅技術可以突破硅遷移率帶來的限制，使產品性能有大幅度的提高。總的來說，應變硅技術性比常規技術有如下優勢：提高載流子遷移率、增加跨導、增強電流驅動。

作為應變硅技術的一種，氮化硅致應變技術得到了業界的廣泛關注。通過在NMOS和PMOS上分別淀積高張應力、高壓應力的氮化硅薄膜，可以向導電溝道產生等效的應力，有效提高載流子遷移率，從而提高器件性能。應力產生的基本原理是硅與其他材料接觸時，若此材料的原子晶格大，當原子滲入硅晶體中時，晶格間距將增大，若此材料的原子晶格小，當原子滲入硅晶體中是，晶格間距將縮小，這些晶格畸變導致薄膜內的張應力或壓應力，這些晶格畸變產生的應力將導致導帶或價帶內電子或空穴沿一定的方向運動，從而提高載流子遷移率。

介質薄膜淀積的方法主要為化學氣相沉積(CVD)法。CVD法包括等離子體增強化學氣相沉積法(PECVD),低壓化學氣相沉積（LPCVD）,原子層沉積（ALCVD）等。其中，PECVD為沉積高應力氮化硅膜的最常使用的方法，而對于深亞微米尺寸CMOS來說，PECVD有著更好的工藝兼容性。PECVD是利用等離子體的活性來促進反應的進行，其工作原理為：形成電子密度高的輝光放電等離子體，電子氣體的溫度比普通氣體分子溫度高出10-100倍，在100-500°C范圍內，反應氣體在輝光放電等離子體中能受激分解、離解和離化，從而大大提高參與反應物的活性，這些具有高反應活性的中性物質很容易被吸附到較低溫度的基本表面上，發生非平衡的化學反應而沉積生成薄膜。PECVD沉積速度快，成膜質量好，且反應速度低，因此能與小于65nm工藝兼容。

通常，在器件上沉積覆蓋高應力氮化硅薄膜的方法常采用PECVD法，包括兩個過程淀積過程和后處理過程，以NH₃、SiH₄作為反應氣體，N₂、He等稀有氣體作為載氣，在250-500°C沉積，其中，由于壓應力的形成來源于射頻和稀釋氣體的轟擊，所以調節PECVD淀積的氮化硅薄膜應力狀態的方法有兩種：

一種是采用兩套頻率不同的功率源。在PECVD反應過程中，施加高頻功率源，再施加一個低頻功率源。在高頻等離子源下，利用硅烷、氨氣和氮氣等氣體形成的氮化硅薄膜具有本征張應力，低頻功率源可以引入高能粒子轟擊，使得薄膜變得更具有壓縮性。高能粒子可以導致原子/離子的結合或重新排布，致使薄膜結構發生膨脹/變形，從而在薄膜中產生壓應力。且原子或離子的結合和重新排布也會導致薄膜變得致密。由于一般等離子體氣相沉積設備只有一套射頻電源，因此這一方法的應用價值不大。