[發(fā)明專利]瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310169739.0
• 申請(qǐng)日: 2013-05-09
• 公開(kāi)（公告）號(hào): CN103248033A
• 公開(kāi)（公告）日: 2013-08-14
• 發(fā)明（設(shè)計(jì)）人: 王源;陸光易;曹健;賈嵩;張鋼剛;張興
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): H02H9/04
• 分類號(hào): H02H9/04
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路芯片靜電放電（Electronic?Static?Discharge，ESD）保護(hù)技術(shù)領(lǐng)域，特別涉及一種瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路。

背景技術(shù)

集成電路芯片的防靜電沖擊設(shè)計(jì)是芯片能夠可靠工作的必備保障，有效的ESD防護(hù)方案要求泄放器件在ESD沖擊來(lái)臨時(shí)迅速進(jìn)入大電流的泄放狀態(tài)，同時(shí)在芯片正常工作時(shí)保持關(guān)斷狀態(tài)。芯片的ESD防護(hù)設(shè)計(jì)一般通過(guò)信號(hào)的幅值和上升時(shí)間來(lái)區(qū)分正常工作電壓和ESD沖擊，ESD沖擊具有上升時(shí)間非常快（在幾百皮秒到幾十納秒量級(jí)）和瞬時(shí)脈沖幅值很高的特點(diǎn)。而正常的工作電壓通常上電時(shí)間比ESD沖擊慢4到5個(gè)數(shù)量級(jí)，同時(shí)幅值電壓遠(yuǎn)低于ESD沖擊。

芯片的ESD防護(hù)設(shè)計(jì)自然要涉及到一個(gè)泄放器件的觸發(fā)機(jī)制問(wèn)題，傳統(tǒng)的器件級(jí)別ESD防護(hù)設(shè)計(jì)通常運(yùn)用一個(gè)柵接地的NMOS（N-Mental-Oxide-Semiconductor，N型金屬-氧化物-半導(dǎo)體）晶體管作為泄放器件，當(dāng)施加到器件漏端的脈沖電壓高到一定程度時(shí)，NMOS晶體管體內(nèi)的寄生BJT（Bipolar?Junction?Transistor，雙極結(jié)型晶體管）器件打開(kāi)，進(jìn)入電荷泄放狀態(tài)。這種設(shè)計(jì)方案的觸發(fā)機(jī)制是利用器件體內(nèi)寄生電流通路的純DC（Direct?Current，直流電）觸發(fā)機(jī)制，泄放器件是否打開(kāi)完全由加在漏端的電壓幅值決定，與脈沖自身的上升時(shí)間無(wú)關(guān)。這種觸發(fā)機(jī)制的特點(diǎn)是：設(shè)計(jì)比較簡(jiǎn)單，無(wú)需額外的電路觸發(fā)，但是泄放器件開(kāi)啟不夠迅速，同時(shí)泄放能力不夠強(qiáng)。

為了解決上述觸發(fā)機(jī)制存在的泄放器件開(kāi)啟不夠迅速和泄放能力不夠強(qiáng)的問(wèn)題，設(shè)計(jì)者常用輔助電路對(duì)ESD沖擊進(jìn)行瞬態(tài)識(shí)別，由RC探測(cè)電路根據(jù)脈沖的上升時(shí)間來(lái)判斷沖擊是否為ESD沖擊，若是，則把泄放器件的柵極拉高，讓溝道電流參與靜電電荷的泄放。這種觸發(fā)機(jī)制即是純瞬態(tài)觸發(fā)，典型的電路結(jié)構(gòu)如附圖1所示。純瞬態(tài)觸發(fā)機(jī)制的保護(hù)結(jié)構(gòu)有泄放器件在ESD沖擊來(lái)臨時(shí)開(kāi)啟時(shí)間很快的優(yōu)點(diǎn)，其泄放電流由泄放器件體內(nèi)電流和溝道電流同時(shí)承擔(dān)，相對(duì)于柵接地的保護(hù)方案有了更高的保護(hù)可靠性。但是，純瞬態(tài)觸發(fā)的電源鉗位ESD保護(hù)電路對(duì)于快速上電和高頻噪聲很敏感，易在芯片正常工作的時(shí)候發(fā)生誤觸發(fā)現(xiàn)象。同時(shí)，如附圖1所示，為了讓泄放晶體管在整個(gè)ESD沖擊期間都保持開(kāi)啟狀態(tài)，設(shè)計(jì)者通常會(huì)加入額外NMOS晶體管M_fb構(gòu)成正反饋，帶有反饋機(jī)制的純瞬態(tài)觸發(fā)保護(hù)電路又面臨誤觸發(fā)后嚴(yán)重的閂鎖問(wèn)題。

另外一種泄放器件觸發(fā)機(jī)制是利用電路輔助的純DC觸發(fā)機(jī)制，如附圖2所示，這種純DC觸發(fā)機(jī)制設(shè)計(jì)的要義在于：當(dāng)芯片正常工作時(shí)，加在V_DD上是一個(gè)相對(duì)較低的電壓幅值，二極管接法的NMOS晶體管M_nx在把自身漏端的電壓鉗位到邏輯高電平，此時(shí)泄放器件M_big保持關(guān)斷狀態(tài)。當(dāng)ESD沖擊來(lái)臨時(shí)，加在V_DD上的電壓瞬間達(dá)到很高的幅值，使得M_nc漏端的電壓成為邏輯低的狀態(tài)，經(jīng)過(guò)反相器的驅(qū)動(dòng)，把泄放器件打開(kāi)，進(jìn)入ESD泄放模式。利用電路輔助的純DC觸發(fā)機(jī)制有如下特點(diǎn)：首先是溝道電流和體電流同時(shí)參與電荷的泄放，具有較高的保護(hù)可靠性。其次對(duì)快速上電和高頻噪聲也不敏感，只要設(shè)計(jì)得當(dāng)，基本可以避免正常工作時(shí)的誤觸發(fā)問(wèn)題。但是純DC觸發(fā)機(jī)制的泄放器件在ESD沖擊來(lái)臨時(shí)開(kāi)啟較晚，泄放器件要等到施加在V_DD上的電壓超過(guò)其觸發(fā)電壓后才打開(kāi)，而在ESD沖擊從零伏特上升到泄放器件觸發(fā)電壓期間，芯片仍然暴露在ESD沖擊下，由此使得純DC觸發(fā)機(jī)制設(shè)計(jì)方案的可靠性大大減弱。

發(fā)明內(nèi)容

（一）要解決的技術(shù)問(wèn)題

本發(fā)明要解決的技術(shù)問(wèn)題是：如何有效的把純瞬態(tài)觸發(fā)機(jī)制和純直流觸發(fā)機(jī)制結(jié)合起來(lái)，同時(shí)對(duì)ESD沖擊的瞬態(tài)和直流條件進(jìn)行判定，使得泄放器件在ESD沖擊來(lái)臨時(shí)，能快速打開(kāi)，具有較高的泄放能力，也對(duì)快速上電和誤觸發(fā)不敏感，在芯片正常工作時(shí)，有效避免閂鎖現(xiàn)象的發(fā)生。

（二）技術(shù)方案

為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，包括：瞬態(tài)觸發(fā)模塊、直流電壓觸發(fā)模塊以及泄放器件；

該瞬態(tài)觸發(fā)模塊，與該泄放器件相連接，用于根據(jù)獲取到的脈沖的上升時(shí)間判定該脈沖是否滿足ESD沖擊的瞬態(tài)判定條件，若是，則發(fā)送第一響應(yīng)信號(hào)至該泄放器件，該第一響應(yīng)信號(hào)用于打開(kāi)該泄放器件；