[發明專利]信號處理電路以及使用了該信號處理電路的試驗裝置無效
| 申請號: | 201310169285.7 | 申請日: | 2013-05-09 |
| 公開(公告)號: | CN103389921A | 公開(公告)日: | 2013-11-13 |
| 發明(設計)人: | 坂本滿祐 | 申請(專利權)人: | 株式會社愛德萬測試 |
| 主分類號: | G06F11/10 | 分類號: | G06F11/10 |
| 代理公司: | 北京同達信恒知識產權代理有限公司 11291 | 代理人: | 黃志華 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 信號 處理 電路 以及 使用 試驗裝置 | ||
技術領域
本發明涉及一種信號處理電路。
背景技術
近年來,在很多信號處理電路中利用了嵌入式處理器(Embedded?Processor)。圖1是表示本發明人所研究的信號處理電路的第一結構的框圖。信號處理電路1002a具備嵌入式CPU(Central?Processing?Unit:中央處理器)1004、存儲控制器1006以及存儲器1008。在存儲器1008中存儲了要由嵌入式CPU1004執行的程序。嵌入式CPU1004從存儲器1008獲取命令而執行命令,根據需要將與其結果相應的數據寫入到自身的超高速緩沖存儲器或者存儲器1008。
存儲器1008的數據由于宇宙射線等的影響而無意地被破壞。將該現象稱為軟錯誤。圖1的存儲控制器1006不具有ECC功能。在該情況下,嵌入式CPU1004在存儲在存儲器1008中的數據被破壞的情況下無法察覺到該破壞。例如,在存儲在存儲器1008中的程序區域被軟錯誤破壞的情況下,嵌入式CPU1004進行錯誤動作,在由嵌入式CPU1004生成的數據被破壞的情況下,得到錯誤的運算結果。
發明內容
該問題通過對圖1的存儲控制器1006安裝ECC功能來解決。圖2是表示本發明人所研究的信號處理電路的第二結構的框圖。存儲控制器1006具有ECC功能,由此檢測、糾正軟錯誤。其結果,存儲器1008的數據保持正確的值,從而能夠防止嵌入式CPU1004的錯誤動作。
然而,為了高效率地進行ECC處理,除了系統1002b整體用于實現初始的功能所需的數據區域以外,需要用于進行ECC處理的附加的數據區域。通常,在很多情況下在使用嵌入式CPU的系統中要求低成本化,但是當安裝ECC功能時,存儲器1008的容量及/或個數比不進行ECC處理的圖1的結構相比增加,從而導致成本上升。具體地說,隨著存儲器的個數增加,安裝這些存儲器的印刷基板的面積增加,并且針數增加,因此接口電路的成本增加。
除此以外,當利用ECC功能時,每次嵌入式CPU1004訪問存儲器1008時,產生用于進行ECC處理的附加的存儲器訪問,隨之在存儲控制器1006內進行路徑故障判斷,由此嵌入式CPU1004的每一次總線訪問的等待時間增加。通常,嵌入式CPU與高性能CPU相比,每個單位時間的處理能力差,因而通過與性能之間的折衷選擇,利用ECC功能。
本發明是鑒于上述狀況而完成的,其某一方式的例示性目的之一是提供一種能夠以較小負擔對嵌入式CPU執行存儲檢查的信號處理電路。
本發明的一個方式涉及一種信號處理電路。信號處理電路具備:存儲器;存儲控制器,與存儲器連接,并且不具有錯誤檢查和糾正(ECC:Error?Check?and?Correct)功能;嵌入式處理器,通過存儲控制器以能夠訪問的方式與存儲器連接;以及存儲檢查電路,通過存儲控制器以能夠訪問的方式與存儲器連接,并且在嵌入式處理器的非動作期間訪問到存儲器,并檢查存儲到存儲器的數據。
根據該方式,在嵌入式處理器沒有進行動作時,換言之在沒有產生嵌入式處理器的存儲器訪問的期間進行存儲檢查,因此能夠縮短嵌入式處理器的存儲器訪問時的等待時間,從而能夠減小對嵌入式處理器的負擔。在本說明書中,所謂嵌入式處理器是指嵌入式CPU(Central?Processing?Unit:中央處理器)、嵌入式MPU(Micro?Processing?Unit:微處理器)、內置有FPGA(Field?Programmable?Gate?Array:現場可編程門陣列)的處理器等與這些類似的處理器。
嵌入式處理器也可以將表示是動作期間還是非動作期間的控制信號輸出到存儲檢查電路。在該情況下,存儲檢查電路能夠根據來自處理器的控制信號來執行存儲檢查。
存儲檢查電路也可以在嵌入式處理器的非動作期間執行以下步驟:通過對存儲在存儲器內的檢查對象的數據實施預定的運算處理來生成預期值;以及按照每個預定的檢查周期,對存儲在存儲器內的數據實施預定的運算處理,由此生成評價值,并將評價值與預期值進行比較。
存儲檢查電路也可以將預期值寫入到存儲器。
在其它方式中,存儲檢查電路也可以將預期值寫入到與存儲器分開設置的寄存器。在該情況下,能夠減少隨著存儲檢查而進行的存儲器訪問。
作為存儲檢查電路的檢查對象的數據區域也是能夠設定的。由此,能夠與各種系統對應。
檢查周期也是能夠設定的。如果縮短檢查周期則能夠提高可靠性,如果延長檢查周期,則能夠抑制分配至存儲檢查的資源。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于株式會社愛德萬測試,未經株式會社愛德萬測試許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310169285.7/2.html,轉載請聲明來源鉆瓜專利網。





