[發明專利]信號處理電路以及使用了該信號處理電路的試驗裝置

無效

• 申請號: 201310169285.7
• 申請日: 2013-05-09
• 公開（公告）號: CN103389921A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 坂本滿祐
• 申請（專利權）人: 株式會社愛德萬測試
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種信號處理電路，其特征在于，具備：

存儲器；

存儲控制器，與上述存儲器連接，并且不具有錯誤檢查和糾正功能；

嵌入式處理器，通過上述存儲控制器以能夠訪問的方式與上述存儲器連接；以及

存儲檢查電路，通過上述存儲控制器以能夠訪問的方式與上述存儲器連接，并且在上述嵌入式處理器的非動作期間訪問到上述存儲器，并檢查存儲到上述存儲器的數據。

2.如權利要求1所述的信號處理電路，其特征在于，

上述嵌入式處理器將表示是動作期間還是非動作期間的控制信號輸出到上述存儲檢查電路。

3.如權利要求1或2所述的信號處理電路，其特征在于，

上述存儲檢查電路在上述嵌入式處理器的非動作期間執行以下步驟：

通過對存儲在上述存儲器內的檢查對象的數據實施預定的運算處理來生成預期值；以及

按照每個預定的檢查周期，對存儲在上述存儲器內的數據實施上述預定的運算處理，由此生成評價值，并將上述評價值與上述預期值進行比較。

4.如權利要求3所述的信號處理電路，其特征在于，

上述存儲檢查電路將上述預期值寫入到上述存儲器。

5.如權利要求3所述的信號處理電路，其特征在于，

上述存儲檢查電路將上述預期值寫入到與上述存儲器不同的寄存器。

6.如權利要求1或2所述的信號處理電路，其特征在于，

作為上述存儲檢查電路的檢查對象的數據區域是能夠設定的。

7.如權利要求3所述的信號處理電路，其特征在于，

上述檢查周期是能夠設定的。

8.如權利要求3所述的信號處理電路，其特征在于，

上述預期值及上述評價值為檢查對象的數據的比特之和。

9.如權利要求3所述的信號處理電路，其特征在于，

上述預期值及上述評價值為檢查對象的數據本身。

10.如權利要求3所述的信號處理電路，其特征在于，

在檢查對象的數據的值為固定的情況下，上述存儲檢查電路在對上述存儲器最初寫入數據之后生成一次上述預期值。

11.如權利要求1或2所述的信號處理電路，其特征在于，

上述存儲檢查電路構成為在存儲在上述存儲器內的數據被檢測出有錯時，能夠將存儲在上述存儲器內的數據糾正為正確的值。

12.如權利要求1或2所述的信號處理電路，其特征在于，

還具備主處理器，該主處理器通過上述存儲控制器以能夠訪問的方式與上述存儲器連接，并將要由上述嵌入式處理器執行的程序寫入到上述存儲器，

若由上述存儲檢查電路檢測出錯誤，則上述主處理器將上述程序再次寫入到上述存儲器。

13.如權利要求1或2所述的信號處理電路，其特征在于，

還具備主處理器，該主處理器通過上述存儲控制器以能夠訪問的方式與上述存儲器連接，并將要由上述嵌入式處理器執行的程序寫入到上述存儲器，

上述主處理器將表示上述嵌入式處理器是動作期間還是非動作期間的控制信號輸出到上述存儲檢查電路。

14.一種試驗裝置，其特征在于，

具備權利要求1或2所述的信號處理電路。