[發(fā)明專利]一種堆棧芯片系統(tǒng)

無效

• 申請(qǐng)?zhí)枺?/td>: 201310158714.0
• 申請(qǐng)日: 2013-05-02
• 公開（公告）號(hào): CN104134650A
• 公開（公告）日: 2014-11-05
• 發(fā)明（設(shè)計(jì)）人: 黃昭元;何岳風(fēng);楊名聲;陳輝煌
• 申請(qǐng)（專利權(quán)）人: 艾芬維顧問股份有限公司
• 主分類號(hào): H01L25/065
• 分類號(hào): H01L25/065;H01L23/525
• 代理公司: 北京遠(yuǎn)大卓悅知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11369
• 代理人: 史霞

技術(shù)領(lǐng)域

本發(fā)明涉及一種堆棧芯片系統(tǒng)，尤其涉及一種使用硅穿孔的堆棧芯片系統(tǒng)。

背景技術(shù)

為了節(jié)省寶貴的布局空間或是增加內(nèi)聯(lián)機(jī)的效率，可將多個(gè)集成電路(IC)芯片堆棧在一起成為一個(gè)IC封裝結(jié)構(gòu)。為了達(dá)到這個(gè)目的，可使用一種三維(3D)堆棧封裝技術(shù)來將復(fù)數(shù)集成電路芯片封裝在一起。此種三維(3D)堆棧封裝技術(shù)廣泛地使用到硅穿孔(TSV)。硅穿孔(TSV)是一種垂直導(dǎo)電通孔，其可以完全貫穿硅晶圓、硅板、任何材料所制成之基板或芯片。現(xiàn)今，3D集成電路(3D?IC)被廣用至許多的領(lǐng)域如內(nèi)存堆棧、影像感測(cè)芯片等。

制造集成電路的單一芯片通常涉及數(shù)百道步驟，而單一步驟的失敗或芯片上的微小粒子便會(huì)毀了整個(gè)芯片讓其失效。將3-D集成電路(3D?IC)技術(shù)應(yīng)用至芯片上，因?yàn)樵黾恿嗽S多額外的步驟，可能失敗的步驟變得更多了，情況只有雪上加霜而非更佳。因此，需要一種解決方案來增加芯片的容錯(cuò)裕度，藉此增加晶圓的良率。

發(fā)明內(nèi)容

本發(fā)明涉及一種堆棧芯片系統(tǒng)，包含：第一芯片；第二芯片；第一組硅穿孔(TSV)，連接該第一芯片與該第二芯片且包含至少一第一VSS硅穿孔、至少一第一VDD硅穿孔、復(fù)數(shù)第一訊號(hào)硅穿孔與至少一第一冗余硅穿孔；及第二組硅穿孔(TSV)，連接該第一芯片與該第二芯片且包含至少一第二VSS硅穿孔、至少一第二VDD硅穿孔、復(fù)數(shù)第二訊號(hào)硅穿孔與至少一第二冗余硅穿孔，其中該第一組硅穿孔的所有硅穿孔皆由用以選擇該至少一第一冗余硅穿孔并繞道該第一組硅穿孔之剩余硅穿孔中的至少一硅穿孔的第一選擇電路所耦合，且其中該至少一第一冗余硅穿孔與該至少一第二冗余硅穿孔系由用以允許此兩硅穿孔互相替換的第二選擇電路所耦合。

附圖說明

圖1顯示了根據(jù)本發(fā)明一實(shí)施例的操作在正常模式下的堆棧芯片系統(tǒng)的概圖；

圖2顯示了根據(jù)本發(fā)明一實(shí)施例的操作在缺陷模式下的堆棧芯片系統(tǒng)的概圖；

圖3顯示根據(jù)本發(fā)明一實(shí)施例的一組硅穿孔(TSV)的上視概圖；

圖4顯示根據(jù)本發(fā)明一實(shí)施例的包含多組硅穿孔(TSV)的芯片的上視概圖；

圖5顯示根據(jù)本發(fā)明另一實(shí)施例的堆棧芯片系統(tǒng)的概圖。

具體實(shí)施方式

下面將詳細(xì)地說明本發(fā)明的較佳實(shí)施例，舉凡本中所述的組件、組件子部、結(jié)構(gòu)、材料、配置等皆可不依說明的順序或所屬的實(shí)施例而任意搭配成新的實(shí)施例，這些實(shí)施例當(dāng)屬本發(fā)明之范疇。在閱讀了本發(fā)明后，熟知這項(xiàng)技藝者當(dāng)能在不脫離本發(fā)明之精神和范圍內(nèi)，對(duì)上述的組件、組件子部、結(jié)構(gòu)、材料、配置等作些許更動(dòng)與潤(rùn)飾，因此本發(fā)明之專利保護(hù)范圍須視本權(quán)利要求書所附之權(quán)利要求所界定者為準(zhǔn)，且這些更動(dòng)與潤(rùn)飾當(dāng)落在本發(fā)明的權(quán)利要求內(nèi)。

本發(fā)明的實(shí)施例及圖示眾多，為了避免混淆，類似的組件以相同或相似的標(biāo)號(hào)示之。圖示意在傳達(dá)本發(fā)明的概念及精神，故圖中的所顯示的距離、大小、比例、形狀、連接關(guān)系….等皆為示意而非實(shí)況，所有能以相同方式達(dá)到相同功能或結(jié)果的距離、大小、比例、形狀、連接關(guān)系….等皆可視為等效物而采用之。

圖1顯示了根據(jù)本發(fā)明一實(shí)施例之操作在正常模式下的堆棧芯片系統(tǒng)的概圖。系統(tǒng)500包含堆棧在一起的芯片1與芯片2(或者可將其稱為晶粒，若尚未自其晶圓分離)以及電耦合這兩芯片的復(fù)數(shù)硅穿孔(TSV)。硅穿孔11、硅穿孔12、硅穿孔13…..硅穿孔1n與硅穿孔1R形成第一組硅穿孔，且其皆實(shí)體嵌于芯片1或芯片2之中。應(yīng)注意，第一組硅穿孔會(huì)包含至少一個(gè)VSS硅穿孔(TSV11-TSV1n中的一者)、至少一VDD硅穿孔(TSV11-TSV1n中的另一者)、一些訊號(hào)硅穿孔(剩下的TSV11-TSV1n)以及至少一冗余硅穿孔(TSV1R)。VSS硅穿孔系用以將操作電壓VSS(在大部分的情況下VSS為接地，但在某些情況下VSS為強(qiáng)度低于VDD之電位準(zhǔn))耦合至形成于芯片2中的集成電路(未顯示)；VDD硅穿孔系用以將正操作電壓VDD耦合至形成于芯片2的集成電路(未顯示)；而訊號(hào)硅穿孔是用以將操作訊號(hào)如時(shí)脈訊號(hào)耦合至形成于芯片2的集成電路(未顯示)。在圖1中，芯片1為訊號(hào)輸入端而芯片2為訊號(hào)輸出端。然而，本發(fā)明并不限于此，只要芯片1與芯片2中的一者為訊號(hào)輸入端而另一者為訊號(hào)輸出端即可。