[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310157910.6
• 申請(qǐng)日: 2013-04-28
• 公開（公告）號(hào): CN104124139A
• 公開（公告）日: 2014-10-29
• 發(fā)明（設(shè)計(jì)）人: 張城龍;張翼英;何其旸
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/033
• 分類號(hào): H01L21/033
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。

背景技術(shù)

隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，半導(dǎo)體器件的尺寸越來越小，集成度越來越高。而為了能在芯片上集成數(shù)目更多、尺寸更小的晶體管，需要不斷開發(fā)出新的技術(shù)以不斷地縮減晶體管尺寸。其中，一個(gè)發(fā)展方向是自對(duì)準(zhǔn)型雙重圖形技術(shù)（SADP，Self-Aligned?Double?Patterning），又稱之為側(cè)墻圖形技術(shù)（SPT，Spacer?Patterning?Technology），該技術(shù)能有效實(shí)現(xiàn)線條密度的加倍，形成線寬和間距均很小的高密度平行線條。

現(xiàn)有SPT技術(shù)的實(shí)施如圖1至圖7所示，包括：

如圖1所示，提供半導(dǎo)體襯底10，在半導(dǎo)體襯底10上從下至上依次形成有硬掩膜層11，第一介質(zhì)層12和光刻膠層；在光刻膠層中形成分立的支撐層圖形13，所述支撐層圖形13的寬度為d，支撐層圖形13之間的間距為3d。

如圖2所示，以圖1中的光刻膠層為掩膜，沿支撐層圖形13刻蝕第一介質(zhì)層12，形成分立的支撐層12'。

如圖3所示，先利用沉積工藝在所述支撐層12'及所述硬掩膜11表面形成側(cè)墻層；利用等離子體干法刻蝕刻蝕側(cè)墻層，以在各支撐層12'兩側(cè)形成側(cè)墻14'，所述側(cè)墻14'最寬處的尺寸為d。

如圖4所示，利用旋涂工藝在支撐層12'和側(cè)墻14'上形成有機(jī)材料層15，以填充滿側(cè)墻14'之間的間隙，并覆蓋過支撐層12'和側(cè)墻14'。

如圖5所示，利用化學(xué)機(jī)械研磨（CMP）磨平所述有機(jī)材料層15，并去除部分高度的支撐層12'和側(cè)墻14'。

如圖6所示，去除支撐層12'和剩余的有機(jī)材料層15，使得所述側(cè)墻14'構(gòu)成間距為d，寬度為d的線條圖形，以便于在后續(xù)工藝中，成為所述硬掩膜層11的掩膜，從而最終能夠在半導(dǎo)體襯底10中形成預(yù)設(shè)的間距為d，寬度為d的線條圖形。

而實(shí)際生產(chǎn)過程中，容易發(fā)生由側(cè)墻14'形成的線條圖形歪斜不整齊的情況，如圖6中所示。這會(huì)影響后續(xù)工藝形成的圖形的質(zhì)量，從而直接影響形成的半導(dǎo)體器件的性能。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，避免在利用自對(duì)準(zhǔn)圖形技術(shù)的過程中，最終形成的線條圖形歪斜不整齊的問題。

為解決上述問題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：

提供半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上形成第一介質(zhì)層；

刻蝕第一介質(zhì)層，形成若干分立的支撐層；

在各支撐層兩側(cè)形成側(cè)墻；

在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層覆蓋所述側(cè)墻及所述支撐層；

進(jìn)行烘烤工藝，硬化犧牲層，所述犧牲層的材料為DUO或Si-ARC；

研磨所述犧牲層至暴露出所述支撐層頂部；

去除所述犧牲層和所述支撐層。

可選的，形成所述犧牲層的工藝為旋涂工藝。

可選的，所述DUO為DUOTM248或DUOTM193FS。

可選的，所述烘烤工藝采用的溫度為150℃～200℃，時(shí)間為30s～60s。

可選的，研磨所述犧牲層的方法為化學(xué)機(jī)械研磨工藝。

本發(fā)明的技術(shù)方案還提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：

提供半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上形成第一介質(zhì)層；

刻蝕第一介質(zhì)層，形成若干分立的支撐層；

在各支撐層兩側(cè)形成側(cè)墻；

去除所述側(cè)墻之間的所述支撐層；

在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層覆蓋所述側(cè)墻；

進(jìn)行烘烤工藝，硬化犧牲層，所述犧牲層的材料為DUO或Si-ARC；

研磨所述犧牲層至暴露出所述側(cè)墻頂部；

去除所述犧牲層。

可選的，形成所述犧牲層的工藝為旋涂工藝。

可選的，所述DUO為DUOTM248或DUOTM193FS。

可選的，所述烘烤工藝采用的溫度為150℃～200℃，時(shí)間為30s～60s。

可選的，研磨所述犧牲層的方法為化學(xué)機(jī)械研磨工藝。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：