[發明專利]鰭式雙極結型晶體管及其形成方法有效
| 申請號: | 201310156947.7 | 申請日: | 2013-04-28 |
| 公開(公告)號: | CN104124153A | 公開(公告)日: | 2014-10-29 |
| 發明(設計)人: | 陶佳佳;三重野文健;李勇;張帥;黃新運;居建華 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/331 | 分類號: | H01L21/331;H01L29/73;H01L29/06 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 鰭式雙極結型 晶體管 及其 形成 方法 | ||
技術領域
本發明屬于半導體制造領域,特別是涉及一種鰭式雙極結型晶體管及其形成方法。
背景技術
場效應晶體管由于工作電流和電壓小,且在工藝上易于集成,因此在大規模集成電路中占主導地位。但是雙極結型晶體管(Bipolar?Junction?Transistor,BJT)能夠放大信號,并且具有較好的功率控制、高速工作以及耐久能力,所以仍然得到廣泛的應用。雙極結型晶體管是由兩個彼此緊鄰且背對背的PN結結合構成的,分為PNP和NPN兩種組合結構;外部引出三個極:集電極、發射極和基極。基區為兩PN結共用。
隨著半導體尺寸的不斷減小,晶體管的漏電流(leakage)等問題越來越突出。鰭式晶體管(FinFET)因可以大幅改善電路控制并減少漏電流,也可以大幅縮短晶體管的閘長,而且鰭式晶體管的制備工藝與常規晶體管的制造工藝具有很好的兼容性而得到了廣泛的應用。
為了使制備雙極結型晶體管的工藝與制備鰭式晶體管的工藝相兼容,現有技術中采用制備鰭式晶體管的工藝來制備鰭式雙極結型晶體管。現有技術中鰭式雙極結型晶體管的制備方法包括:
參照圖1A和圖1B,提供基底101,在基底101上形成鰭部102,所述鰭部102包括第一區1021、第二區1023和位于第一區1021與第二區1023之間的第三區1022。實際中第一區1021、第二區1023和第三區1022之間無界限,為了描述方便,圖1A中使用界線將其區分開。圖1A為在基底101上形成了鰭部102的立體結構示意圖,圖1B為圖1A中切線A-A’所切平面的剖面圖。
參照圖2A、圖2B和圖2C,在所述鰭部102上外延生長半導體材料103,所述半導體材料103生長于整條所述鰭部102上。圖2A為在鰭部102上生長了半導體材料103的立體結構示意圖,圖2B為圖2A中切線A-A’所切平面的剖面圖,圖2C為圖2A中切線B-B’所切平面的剖面圖。圖2C中,所述半導體材料103由于被鰭部102遮擋,所以只露出一部分。
參考圖3A、圖3B和圖3C,根據所需鰭式雙極結型晶體管的類型對第一區1021、第二區1023和第三區1022分別進行離子注入,以形成NPN型鰭式雙極結型晶體管。圖3A所示為NPN型鰭式雙極結型晶體管的立體結構示意圖。圖3B為圖3A中切線A-A’所切平面的剖面圖,圖3C為圖3A中切線B-B’所切平面的剖面圖,圖3C中,所述半導體材料103由于被鰭部102遮擋,所以只露出一部分。
參照圖3A和圖3D,p區與n區的交界面上形成PN結,交界面的面積為PN結面積,在圖3D中以陰影部分的面積表示PN結面積,圖示中僅起示意作用。由于所述鰭部102的寬度很小,在其上形成的半導體材料103垂直A-A’方向的橫截面的面積也較小,所以鰭式雙極結型晶體管中的PN結面積S1很小。雙極結型晶體管放大信號的性能與晶體管發射區與基區之間形成的PN結面積有關,該PN結面積越大,單位電壓下通過該PN結的電流越大,晶體管信號放大的能力就越強。現有技術中,由于鰭式雙極結型晶體管中的PN結面積S1很小,限制了信號放大的能力。
實驗還發現,通過上述工藝形成的鰭式雙極結型晶體管,由于離子注入工藝參數的變動,形成的摻雜區域長度即基區、集電區和發射區的長度很難控制,容易造成鰭式雙極結型晶體管的PN結位置變動。
發明內容
本發明解決的問題是現有技術中制作的鰭式雙極結型晶體管中發射區與基區之間形成的PN結面積小;且容易造成鰭式雙極結型晶體管的PN結位置變動。
為解決上述問題,本發明提供一種鰭式雙極結型晶體管的形成方法,包括:提供基底;在所述基底上形成摻雜有雜質的鰭部,作為第一區;在所述第一區上形成基區;在所述基區上或基區內形成第二區,所述第一區為集電區、第二區為發射區或者所述第一區為發射區、第二區為集電區。
可選的,在所述第一區上形成基區包括:在所述第一區上形成圖形化的掩膜層,定義出基區的形成位置;以所述圖形化的掩膜層為掩膜,使用外延沉積法、化學氣相沉積法或物理氣相沉積法在所述第一區上形成基區材料層;在形成所述基區材料層期間進行原位摻雜,或在形成所述基區材料層后,對所述基區材料層進行摻雜,形成基區。
可選的,在所述基區上形成第二區包括:在所述基區上形成圖形化的掩膜層,定義出第二區的形成位置;以所述圖形化的掩膜層為掩膜,使用外延沉積法、化學氣相沉積法或物理氣相沉積法在所述基區上形成第二區材料層;在形成所述第二區材料層期間進行原位摻雜,或在形成所述第二區材料層后,對所述第二區材料層進行摻雜,形成第二區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310156947.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:顯示器件的封裝工藝及裝置
- 下一篇:一種半導體器件的制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





