[發明專利]半導體裝置及其制備方法

有效

• 申請號: 201310152690.8
• 申請日: 2013-04-27
• 公開（公告）號: CN103383955A
• 公開（公告）日: 2013-11-06
• 發明（設計）人: 陳怡榮;蘇國輝;林江宏
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L29/45
• 分類號: H01L29/45;H01L21/28
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 趙根喜;呂俊清

技術領域

本發明關于半導體技術，且特別關于一種半導體裝置及其制備方法

背景技術

在動態隨機存取存儲(dynamic?random?access?memory；DRAM)單元中，不完美的組件(即晶體管和電容)會造成電荷流入或泄出電容，從而毀損存儲單元(memory?cell)內的數據。為避免數據漏失，DRAM存儲單元需要經常進行更新(refresh)。

電荷可從電容向基材流失，或者經過存取晶體管流失；后者一般稱為次臨界泄漏(sub-threshold?leakage)，其是因為場效存取晶體管的通道無法藉由柵極電壓達成完全不導通。電荷流失是長久以來的問題，需要有效的解決方法。

此外，在動態隨機存取存儲單元內，接觸栓塞(contact?plug)使用于連接一源/漏極區與一如電容或數字線等組件。接觸栓塞可以金屬來形成或以摻雜選擇性磊晶生長硅材料(doped?selective?epitaxial?growth(SEG)silicon?material)來形成，如美國專利US6,399,488所示。美國專利US6,399,488所示的SEG硅接觸栓塞具有兩部份：第一部份是同時進行選擇性磊晶生長工藝及熱摻雜工藝來制作；第二部分是先進行選擇性磊晶生長工藝，直到第二部分形成后，再進行摻雜工藝，其中磷作為摻雜物。然而，如果磷從接觸栓塞擴散到源/漏極區，則源/漏極區的摻雜濃度會增加。再者，SEG硅層的成長難以控制。如果SEG硅層太薄，則SEG硅層的均勻性不佳；如果SEG硅層太厚，則兩相鄰的SEG硅接觸栓塞可能會彼此相連。

發明內容

本發明一實施例揭露一種半導體裝置，其包含一基材、一絕緣層、一非摻雜硅層，以及一硅材料。基材包含一摻雜區。絕緣層形成于基材上。絕緣層可包含與摻雜區對應的一接點孔。非摻雜硅層形成于摻雜區上。硅材料從非摻雜硅層開始填充接點孔。

本發明一實施例揭露一種半導體裝置的制備方法，其包含下列步驟：形成一絕緣層于一基材上，其中該基材包含一摻雜區；形成一接點孔于該絕緣層，其中該接點孔對應該摻雜區；進行選擇性磊晶生長工藝，以于該基材的該摻雜區上形成一硅層；以及以一硅材料從該硅層填充該接點孔。

本發明另一實施例揭露一種半導體裝置，其包含多對的字元線、多對的數字線、多個硅柱、一絕緣層、一非摻雜硅層，以及一硅材料。多對的數字線形成于多對的字元線下方。各硅柱包含一摻雜區。各硅柱耦接一對應對的字元線和一對應對的數字線。絕緣層形成于所述多個硅柱上。絕緣層包含多個接點孔，其中所述多個接點孔對應所述多個摻雜區。非摻雜硅層從所述多個摻雜區形成。硅材料從該非摻雜硅層開始填充該接點孔。

本發明至少部分實施例揭露的半導體裝置因包含非摻雜硅層，故可避免摻雜擴散到源/漏極區及降低電荷漏失。

附圖說明

圖1為本發明一實施例的半導體裝置的立體示意圖。

圖2至圖7為本發明一實施例的示意圖，其用于例示一半導體裝置的制備方法。

圖8為一示意圖，其例示本發明一實施例的電荷漏失降低結果。

圖9為本發明另一實施例的半導體裝置的示意圖。

圖10為本發明一實施例的示意圖，其例示在一存儲裝置的一周邊電路區內的半導體裝置的接點構造。

其中，附圖標記說明如下：

1：半導體裝置

9：半導體裝置

10：基材

11：硅柱

12：字元線

13：數字線

14：電容

15：絕緣材料

17：接點構造

21：二氧化硅層

22：氮化硅層

23：溝槽

24：氮化硅層

25：二氧化硅層

26：阻障層

27：絕緣層

28：位置

31：溝槽

32：二氧化硅層

33：二氧化硅層

34：氮化硅層

35：絕緣層

41：絕緣層

42：氮化硅層

43：接點孔

90：溝槽隔離

91：基材

92：絕緣層

93：接點孔

94：電容

101：基材

102：溝槽隔離

103、104：摻雜區

105：接點孔

106：絕緣層

171：非摻雜硅層

172：硅材料