[發明專利]具有類似RAM和ROM單元的半導體存儲器

有效

• 申請號: 201310150378.5
• 申請日: 2013-04-26
• 公開（公告）號: CN103377699A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 丹·克里斯蒂安·勞恩·延森
• 申請（專利權）人: GN瑞聲達A/S
• 主分類號: G11C14/00
• 分類號: G11C14/00
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 謝晨;劉光明

技術領域

本申請涉及存儲器電路。更具體地，本申請涉及具有易失性和非易失性單元的陣列的半導體存儲器。

背景技術

許多計算機系統都包括易失性和非易失性存儲器裝置。易失性存儲器通常用于存儲系統可能需要快速交換的數據，諸如由計算機程序使用的數據。易失性存儲器當斷開電源時丟失其數據。易失性存儲器的示例包括靜態隨機存取存儲器（SRAM）以及動態隨機存取存儲器（DRAM）。

非易失性存儲器通常用于存儲需要保存長時間段或需要一定安全度的數據。這樣的數據的示例是BIOS、程序代碼以及系統軟件。非易失性存儲器裝置包括只讀存儲器（ROM）、EPROM、EEPROM、閃存、磁存儲介質、壓縮磁盤、激光盤以及光盤。

已經開發了包括易失性存儲器電路和非易失性存儲器電路兩者的一些存儲器單元。例如，US4,510,584、US4,538,246、US4,638,465和US5,353,248公開了一些存儲器單元，這些存儲器單元具有存儲易失性電路狀態的非易失性電路，使得當存儲器單元斷開電源時不丟失存儲在易失性存儲器電路中的數據。這些存儲器單元的尺寸大于常規易失性存儲器單元的尺寸以容納附加的非易失性電路。因此，在每單位面積的硅中，包括易失性和非易失性電路兩者的存儲器單元的數目小于常規易失性存儲器單元的數目。

此外，需要復雜的電路或另外的電源電壓來控制具有易失性和非易失性存儲器電路的常規存儲器單元的操作。這些電路需要另外的命令來調用它們的操作或需要另外的電源電壓來對存儲器單元的非易失性存儲器電路進行編程。

US5,923,582公開了一種存儲器裝置，其具有具備預編程狀態的第一塊的RAM單元以及第二塊的常規的隨機存取存儲器單元的組合。選擇電路被配置成將第一塊的RAM單元復位為它們的預編程狀態。通過使第一塊的RAM單元中的晶體管不平衡，所期望的ROM代碼被存儲在所述單元中，使得單元在與存儲在第一塊的RAM單元中的ROM代碼一致的所期望的預定狀態下加電。選擇電路更改施加至第一塊的RAM單元的電力以致利用ROM代碼使RAM單元加電。因此，第一塊的RAM單元被配置成使用相同單元結構作為易失性和非易失性存儲器單元進行操作。

US6,765,818公開了靜態CMOS?RAM，其具有具備交叉耦合的反相器的存儲器單元，并且其中通過將每個單元的反相器中的一個反相器的輸入連接至固定低電勢和固定高電勢中的一個并將該反相器的輸出連接至相應單元的另一反相器的輸入，一些單元作為ROM單元操作。

發明內容

需要一種可以利用簡化生產工藝提供的存儲器裝置，該存儲器裝置包括易失性單元和非易失性單元的組合。

半導體存儲器被提供有易失性和非易失性單元的陣列。

可利用幾乎與常規RAM裝置的生產工藝相同的生產工藝來制造這種新型的半導體存儲器。

除在晶圓處理過程中對其中一個掩模應用改變之外，可利用與常規的RAM裝置的生產工藝相同的生產工藝來制造這種新型的半導體存儲器。

目前優選改變一個擴散掩模以便根據需要將易失性單元轉變為包括邏輯“1”或邏輯“0”的非易失性單元。

這種新型半導體存儲器的單掩模可編程性使得該裝置較為靈活，使得可以以一次且成本有效的方式進行存儲器的非易失性部分的內容的改變以及存儲器的非易失性部分的尺寸的改變。

因此，半導體存儲器被提供有易失性存儲器單元的陣列，其中各個易失性存儲器單元具有連接在第一存儲器單元電路中的晶體管，并且至少一個非易失性存儲器單元具有連接在第二存儲器單元電路中的晶體管，其中通過將至少一個晶體管添加到第二存儲器單元電路而形成或設計第一存儲器單元電路，即第一存儲器單元電路具有添加到第二存儲器單元電路的至少一個晶體管。

易失性存儲器的示例包括靜態隨機存取存儲器（SRAM）以及動態隨機存取存儲器（DRAM）等等。

非易失性存儲器的示例包括只讀存儲器（ROM）、可編程只讀存儲器（PROM）、可擦除可編程只讀存儲器（EPROM）、電可擦除可編程只讀存儲器（EEPROM）等等。

存儲器可以是多端口存儲器，即在相同讀寫周期期間可訪問多個單元的存儲器，例如雙端口存儲器，其中在相同讀寫周期中可同時訪問兩個存儲器單元。第一存儲器單元電路可以是靜態RAM存儲器單元電路。

第一存儲器單元電路可包括例如由常規ECL?RAM單元中的兩個晶體管形成或由常規靜態CMOS?RAM中的四個晶體管形成的作為兩個交叉耦合的反相器連接的晶體管。