[發(fā)明專利]提供多個保護級別的ESD保護電路

無效

• 申請?zhí)枺?/td>: 201310148998.5
• 申請日: 2013-04-26
• 公開（公告）號: CN103378091A
• 公開（公告）日: 2013-10-30
• 發(fā)明（設計）人: M·迪塞尼亞;G·博塞利
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京紀凱知識產(chǎn)權代理有限公司 11245
• 代理人: 趙蓉民

技術領域

本公開實施例涉及保護集成電路的多個管腳的靜電放電（ESD）電路。

背景技術

集成電路（IC）在制造過程中，組裝和測試期間，或最終系統(tǒng)應用中可能經(jīng)受損壞ESD事件。在常規(guī)的IC?ESD保護方案中，鉗位電路經(jīng)常用于在電壓峰值期間將ESD電流分流到地線，以保護IC上的內部電路免于ESD感應的損壞。

當需要保護多個端口例如IC的多個管腳時，一般使用采用專用的單獨ESD結構的局部鉗位方法保護各管腳，每個專用的單獨ESD結構具有陽極和陰極。所需要的是ESD保護電路架構，其需要明顯減少的空間。

發(fā)明內容

公開的實施例包括靜電放電（ESD）保護電路，其包括在半導體表面中的堆疊的多個ESD保護單元，每個ESD保護單元具有圍繞的隔離結構。多個ESD保護單元通過互連串聯(lián)連接，并且包括至少與第二ESD保護單元串聯(lián)的第一ESD保護單元。ESD保護電路包括多個保護管腳（通過連接至電極抽頭，這些電極抽頭包括ESD保護單元堆疊內的電極抽頭），該多個保護管腳包括跨第一ESD保護單元但不跨第二ESD保護單元的第一保護管腳，從而提供第一額定電壓，以及跨第一和第二ESD保護單元兩者的第二保護管腳，從而提供比第一額定電壓更高的第二額定電壓。

多個電極抽頭包括重疊的放電路徑，其與用于各種管腳應用的一些相同ESD保護單元共享。因此公開的實施例緩解了保護IC的常規(guī)高壓ESD保護布置所需的大芯片面積的問題。在一個具體實施例中，ESD保護電路形成在絕緣體上半導體（SOI）襯底上，其允許電介質隔離用作ESD保護單元之間的隔離，與結隔離單元相比其允許更緊密的單元間距。

附圖說明

現(xiàn)參考附圖，其不需要等比例繪制，其中：

圖1A是根據(jù)示例實施例包括串聯(lián)堆疊的多個隔離ESD保護單元且提供多個保護級別的示例ESD保護電路的橫截面示圖。

圖1B是根據(jù)另一個示例實施例包括串聯(lián)堆疊的多個隔離ESD保護單元且提供多個保護級別的示例ESD保護電路的橫截面示圖。

圖2A是根據(jù)示例實施例的部分示例ESD保護電路的橫截面示圖，其中襯底具有第一摻雜物類型，且圍繞的隔離結構是包括第一摻雜物類型的隔離擴散的結隔離，該結隔離從半導體表面向下延伸，從而提供與襯底的電阻耦合。

圖2B是根據(jù)示例實施例的部分示例ESD保護電路的橫截面示圖，其中襯底是SOI襯底，其包括半導體表面下的覆蓋電介質層，其中半導體表面包括多個電介質隔離的半導體島。

圖3A示出根據(jù)示例實施例的示例ESD保護電路的俯視圖，其中多個ESD保護單元布置在多行和多列中。

圖3B示出根據(jù)另一個示例實施例的示例ESD保護電路的俯視圖，其中多個ESD保護單元以非線性配置布置。

圖4圖示根據(jù)示例實施例的高級別IC構造的示圖，其中可以包括公開的ESD保護電路以保護IC的多個端子。

圖5示出根據(jù)示例實施例與跨越包括12個堆疊柵極耦合n溝道金屬氧化物半導體（GCNMOS）器件陣列的整個公開ESD保護器件的電流電壓特性相比，包括獨立式10V?GCNMOS器件的ESD保護單元的電流電壓特性。

具體實施方式

參考附圖描述示例實施例，其中相似的參考標號用于指定類似或相同的元件。示出的行動或事件的次序不應該視為限制性的，因為一些行動或事件可以以不同的次序發(fā)生和/或同時與其它行動或事件一起發(fā)生。此外，可以不需要一些示出的行動或事件執(zhí)行根據(jù)本公開的方法。

圖1A是根據(jù)示例實施例包括串聯(lián)堆疊的多個隔離ESD保護單元110₁、110₂、110₃和110₄（110₁-110₄）且提供多個保護級別的示例ESD保護電路100的橫截面示圖。在一個實施例中公開的ESD保護電路可以實施為獨立式器件?？商鎿Q地，公開的堆疊ESD保護電路可以被提供在包括功能電路的IC上，該功能電路用于執(zhí)行諸如數(shù)字（例如邏輯或處理器）應用或模擬應用的功能，其中公開的堆疊ESD保護電路100的相應電極中的每個都為需要ESD保護的IC管腳提供保護，諸如下面關于圖4的描述。值得注意的是，制造公開的堆疊ESD保護電路的掩模和處理一般在常規(guī)的互補MOS（CMOS）和Bi-CMOS工藝流程中都是可用的。