[發明專利]提供多個保護級別的ESD保護電路

無效

• 申請號: 201310148998.5
• 申請日: 2013-04-26
• 公開（公告）號: CN103378091A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: M·迪塞尼亞;G·博塞利
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

1.一種靜電放電即ESD保護電路，其包括：

襯底，其具有半導體表面；

在所述半導體表面中的多個堆疊ESD保護單元，所述多個堆疊ESD保護單元的每個具有圍繞的隔離結構，其中所述多個堆疊ESD保護單元通過互連而串聯連接并且包括至少與第二ESD保護單元串聯的第一ESD保護單元，以及

多個保護管腳，其包括：跨所述第一ESD保護單元但不跨所述第二ESD保護單元的第一保護管腳，以提供第一額定電壓；以及跨所述第一和所述第二ESD保護單元兩者的第二保護管腳，以提供比所述第一額定電壓更高的第二額定電壓。

2.根據權利要求1所述的ESD保護電路，其中所述半導體表面包括硅。

3.根據權利要求1所述的ESD保護電路，其中所述多個堆疊ESD保護單元是單向器件。

4.根據權利要求1所述的ESD保護電路，其中所述襯底具有第一摻雜物類型，并且所述圍繞的隔離結構是包括所述第一摻雜物類型的隔離擴散的結隔離，所述結隔離從所述半導體表面向下延伸從而提供到所述襯底的電阻耦合。

5.根據權利要求1所述的ESD保護電路，其中所述襯底是絕緣體上半導體即SOI襯底，其包括在所述半導體表面之下的覆蓋電介質層，其中所述半導體表面包括多個電介質隔離的半導體島，并且其中各個所述多個堆疊ESD保護單元在所述電介質隔離的半導體島的相應島中。

6.根據權利要求1所述的ESD保護電路，其中與所述第二ESD保護單元相比，所述第一ESD保護單元具有不同的布局和不同的額定電壓。

7.根據權利要求1所述的ESD保護電路，其中所述多個堆疊ESD保護單元布置在多行和多列中。

8.根據權利要求1所述的ESD保護電路，其中所述多個堆疊ESD保護單元以非線性配置布置。

9.一種靜電放電即ESD保護電路，其包括：

絕緣體上半導體即SOI襯底，其包括在半導體表面之下的覆蓋電介質層，所述半導體表面包括多個電介質隔離的半導體島；

多個堆疊ESD保護單元，其具有在所述電介質隔離的半導體島的相應島中的各個所述多個堆疊ESD保護單元，其中所述多個堆疊ESD保護單元通過互連而串聯連接并且包括至少與第二ESD保護單元串聯的第一ESD保護單元，以及

多個保護管腳，其包括：跨所述第一ESD保護單元但不跨所述第二ESD保護單元的第一保護管腳，以提供第一額定電壓；以及跨所述第一和所述第二ESD保護單元兩者的第二保護管腳，以提供比所述第一額定電壓更高的第二額定電壓。

10.一種集成電路即IC，其包括：

襯底，其具有半導體表面；

在所述半導體表面上配置為實現并執行功能的功能電路，所述功能電路具有多個端子，所述多個端子包括至少第一端子和接地端子；

在所述半導體表面上的靜電放電即ESD保護電路，所述ESD保護電路包括：

多個堆疊ESD保護單元，每個都具有圍繞的隔離結構，其中所述多個堆疊ESD保護單元通過互連而串聯連接并且包括至少與第二ESD保護單元串聯的第一ESD保護單元，以及

多個保護管腳，其包括：跨所述第一ESD保護單元但不跨所述第二ESD保護單元的第一保護管腳，以提供第一額定電壓；以及跨所述第一和所述第二ESD保護單元兩者的第二保護管腳，以提供比所述第一額定電壓更高的第二額定電壓；以及接地管腳，

其中所述第一端子耦合到所述第一保護管腳或所述第二保護管腳，并且其中所述接地端子連接到所述接地管腳。

11.根據權利要求10所述的IC，其中所述半導體表面包括硅。

12.根據權利要求10所述的IC，其中所述多個堆疊ESD保護單元是單向器件。

13.根據權利要求10所述的IC，其中所述多個堆疊ESD保護單元提供雙向保護。

14.根據權利要求10所述的IC，其中所述襯底具有第一摻雜物類型，并且所述圍繞的隔離結構是包括所述第一摻雜物類型的隔離擴散的結隔離，所述結隔離從所述半導體表面向下延伸從而提供到所述襯底的電阻耦合。