[發明專利]能夠自測PCIE接口的存儲系統及測試方法

有效

• 申請號: 201310147830.2
• 申請日: 2013-04-25
• 公開（公告）號: CN103198001B
• 公開（公告）日: 2017-02-01
• 發明（設計）人: 何學勤
• 申請（專利權）人: 加弘科技咨詢（上海）有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 上海光華專利事務所31219
• 代理人: 高磊

1.一種能夠自測PCIE接口的存儲系統，其特征在于，至少包括：

多個DMA內存單元，用于存儲用于測試的數據；

與所述DMA內存單元連接的數據處理單元，通過PCIE接口，使所述存儲系統中的存儲控制單元與所述DMA內存單元進行至少一次預設數量的數據傳輸，并且在傳輸的過程中記錄所產生的傳輸信息，并在傳輸完成所產生的中斷或傳輸過程中因出現錯誤所產生的中斷期間，將所述傳輸信息予以輸出；

測試單元，用于依據所述數據處理單元所輸出的傳輸信息分析所述PCIE接口的至少一種性能。

2.根據權利要求1所述的能夠自測PCIE接口的存儲系統，其特征在于，所述DMA內存單元為入棧循環隊列，用于循環存儲多個數據。

3.根據權利要求1所述的能夠自測PCIE接口的存儲系統，其特征在于，所述數據處理單元用于在預設的中斷產生時，將所記錄的傳輸信息發送至所述測試單元。

4.根據權利要求1所述的能夠自測PCIE接口的存儲系統，其特征在于，所述數據處理單元用于在每次傳輸完成后所產生的中斷或傳輸過程中每次出現錯誤時所產生的中斷期間，將新記錄的傳輸信息提供給所述測試單元。

5.根據權利要求1所述的能夠自測PCIE接口的存儲系統，其特征在于，所述傳輸信息包括：包括每個數據的數據量、傳輸所有數據所消耗的時間和所傳輸數據的數量的數據信息、和/或所述數據處理單元在傳輸數據的過程中出現錯誤的錯誤信息。

6.根據權利要求5所述的能夠自測PCIE接口的存儲系統，其特征在于，所述數據處理單元包括：多核處理器、DMA控制器及寄存器，其中，所述寄存器用于存儲在傳輸數據的過程中產生的錯誤信息。

7.根據權利要求1所述的能夠自測PCIE接口的存儲系統，其特征在于，所述PCIE接口的性能包括：PCIE接口的帶寬、延時、穩定性中的至少一種。

8.一種測試PCIE接口性能的方法，應用于具有PCIE接口的存儲系統中，所述存儲系統包括：DMA內存單元、PCIE接口、以及與PCIE接口連接的存儲控制單元，其特征在于，至少包括：

使所述存儲控制單元與所述DMA內存單元通過PCIE接口進行至少一次預設數量的數據傳輸，并且在傳輸的過程中記錄所產生的傳輸信息；

在傳輸完成而產生的中斷或傳輸過程中因出現錯誤而產生的中斷期間，將所述傳輸信息予以保存；

根據所保存的傳輸信息測試所述PCIE接口的至少一種性能。

9.根據權利要求8所述的測試PCIE接口性能的方法，其特征在于，在傳輸完成而產生的中斷或傳輸過程中因出現錯誤而產生的中斷期間，將所述傳輸信息予以保存的步驟還包括：在預設的中斷產生時，將所記錄的傳輸信息發予以保存的步驟。

10.根據權利要求8所述的測試PCIE接口性能的方法，其特征在于，在傳輸完成而產生的中斷或傳輸過程中因出現錯誤而產生的中斷期間，將所述傳輸信息予以保存的步驟還包括：在每次傳輸完成后所產生的中斷或傳輸過程中每次出現錯誤時所產生的中斷期間，將新記錄的傳輸信息予以保存的步驟。

11.根據權利要求8所述的測試PCIE接口性能的方法，其特征在于，所述傳輸信息包括：包含每個數據的數據量、傳輸所有數據所消耗的時間、所傳輸數據的數量的數據信息、和/或所述數據處理單元在傳輸數據的過程中出現錯誤的錯誤信息。

12.根據權利要求8所述的測試PCIE接口性能的方法，其特征在于，所述PCIE接口的性能包括：PCIE接口的帶寬、延時、穩定性中的至少一種。