[發(fā)明專(zhuān)利]高密度3D封裝

有效

• 申請(qǐng)?zhí)枺?/td>: 201310146041.7
• 申請(qǐng)日: 2013-04-24
• 公開(kāi)（公告）號(hào): CN103378017A
• 公開(kāi)（公告）日: 2013-10-30
• 發(fā)明（設(shè)計(jì)）人: 姜澤圭;翟軍
• 申請(qǐng)（專(zhuān)利權(quán)）人: 輝達(dá)公司
• 主分類(lèi)號(hào): H01L23/31
• 分類(lèi)號(hào): H01L23/31;H01L23/538;H01L21/50;H01L25/16
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;徐丁峰

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例總地涉及集成電路芯片封裝，并且，更具體地，涉及具有高功率芯片和低功率芯片的三維系統(tǒng)級(jí)封裝。

背景技術(shù)

現(xiàn)有技術(shù)電子設(shè)備的尺寸日益減小。為減少電子設(shè)備的尺寸，將微處理器、存儲(chǔ)器設(shè)備和其他半導(dǎo)體設(shè)備封裝并與電路板裝配在一起的結(jié)構(gòu)必須更加緊湊。

在集成電路芯片的封裝中，已開(kāi)發(fā)出大量裝配技術(shù)來(lái)減少集成電路和電路板的裝配的整體大小。例如，倒裝芯片焊接（flip-chip?bonding）技術(shù)是用來(lái)提供具有改進(jìn)的集成密度的集成電路封裝系統(tǒng)的裝配方法之一。圖1示出常規(guī)倒裝芯片封裝結(jié)構(gòu)100的示意性截面視圖。倒裝芯片結(jié)構(gòu)100一般包括半導(dǎo)體設(shè)備102，諸如由其后表面安裝在插入件104的上表面上的高功率芯片102a和低功率芯片102b。用焊料凸塊108將插入件104直接束縛在封裝基板106的上表面上。隨后用焊料球112將封裝基板106安裝到印刷電路板（PCB）110上，使能半導(dǎo)體設(shè)備102和PCB110之間的電連接。倒裝芯片封裝結(jié)構(gòu)與其中用在封裝基板上所承載的相對(duì)厚的金屬線(xiàn)和對(duì)應(yīng)的焊盤(pán)將半導(dǎo)體設(shè)備（諸如高/低功率芯片）打線(xiàn)結(jié)合到封裝基板的傳統(tǒng)打線(xiàn)結(jié)合（wire-bonding）技術(shù)的集成電路封裝系統(tǒng)相比，提供用經(jīng)減少的封裝大小和更短的互連距離將半導(dǎo)體設(shè)備互連到外部電路的優(yōu)點(diǎn)。

圖1中所示的封裝結(jié)構(gòu)的布置的一個(gè)優(yōu)點(diǎn)是，高功率芯片102a和低功率芯片102b安裝在插入件的同一側(cè)上，以獲得更大的集成電路封裝密度。因此，要求插入件的大得多的占地面積（footprint）。進(jìn)一步地，制造插入件的工藝，特別是基于硅穿孔的插入件的工藝，復(fù)雜且很昂貴，因?yàn)槠渫ㄟ^(guò)使用穿過(guò)插入件的導(dǎo)電過(guò)孔（via）（例如導(dǎo)電過(guò)孔116b）提供半導(dǎo)體設(shè)備和底層的PCB之間垂直電互連、以及通過(guò)使用導(dǎo)電連接（例如導(dǎo)電連接116a）提供水平并肩布置的半導(dǎo)體設(shè)備之間的平面內(nèi)電互連。已存在的多裸片封裝不但增大插入件的占地面積并因此在封裝基板上強(qiáng)加更重的路由負(fù)擔(dān)，而且還增大由于插入件的高復(fù)雜性以及諸如凸塊間距限制的生產(chǎn)挑戰(zhàn)而出現(xiàn)的與插入件制造相關(guān)聯(lián)的成本，特別是在當(dāng)尋求將不同集成電路垂直地組合在單個(gè)封裝中的時(shí)候。

因此，本領(lǐng)域中需要具有封裝大小和互連距離相應(yīng)減少的較大密度的集成電路的成本有效的封裝系統(tǒng)。

發(fā)明內(nèi)容

本發(fā)明的一個(gè)實(shí)施例提供集成電路系統(tǒng)，其通常包括具有穿過(guò)插入件的多個(gè)導(dǎo)電過(guò)孔的插入件，安裝在插入件的第一表面上的一個(gè)或多個(gè)高功率芯片，其中一個(gè)或多個(gè)高功率芯片在正常運(yùn)行期間生成至少10W的熱量，安裝在插入件的第二表面上的一個(gè)或多個(gè)低功率芯片，其中一個(gè)或多個(gè)低功率芯片在正常運(yùn)行期間生成小于5W的熱量，并且第一表面和第二表面彼此相對(duì)并且大體平行，以及在一個(gè)或多個(gè)高功率芯片和一個(gè)或多個(gè)低功率芯片上形成的并配置為包封一個(gè)或多個(gè)高功率芯片和一個(gè)或多個(gè)低功率芯片的包封材料。

本發(fā)明的一個(gè)優(yōu)點(diǎn)是低功率芯片和高功率芯片分別安裝在插入件的正面和背面，與已經(jīng)存在的高功率和低功率芯片置于（place）插入件的同一側(cè)的多裸片封裝相反。因此，插入件的占地面積和與其相關(guān)聯(lián)的生產(chǎn)成本減少。此外，因?yàn)椴迦爰⒌凸β市酒c高功率芯片熱隔離，因此低功率芯片可位于接近高功率芯片處而不受到由高功率芯片所生成的熱量的不利影響。這種緊密接近和直接穿過(guò)插入件體的導(dǎo)電過(guò)孔有利地縮短高功率和低功率芯片之間的互連的路徑長(zhǎng)度，這改進(jìn)了設(shè)備性能并減少I(mǎi)C系統(tǒng)中的互連寄生。

附圖說(shuō)明

因此，可以詳細(xì)地理解本發(fā)明的上述特征，并且可以參考實(shí)施例得到對(duì)如上面所簡(jiǎn)要概括的本發(fā)明更具體的描述，其中一些實(shí)施例在附圖中示出。然而，應(yīng)當(dāng)注意的是，附圖僅示出本發(fā)明的典型實(shí)施例，因此不應(yīng)被認(rèn)為是對(duì)其范圍的限制，本發(fā)明可以具有其他等效的實(shí)施例。此外，附圖中的圖示不是按比例繪制而是提供用于圖示目的。

圖1是常規(guī)倒裝芯片封裝結(jié)構(gòu)的示意性截面視圖。

圖2A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、集成電路（IC）系統(tǒng)的示意性截面視圖。

圖2B是示出插入件和低功率芯片之間的電連接的、經(jīng)放大的局部截面視圖。

圖3A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、示出插入件關(guān)于高功率和低功率芯片的示例性的位置關(guān)系的集成電路（IC）系統(tǒng)的示意性俯視圖。

圖3B是沿圖3A的線(xiàn)A-A獲得的截面視圖。

圖4A是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的、示出插入件關(guān)于高功率和低功率芯片的示例性的位置關(guān)系的集成電路（IC）系統(tǒng)的示意性俯視圖。